27.5GHz 0.2μm PHEMT 1:4静态分频器

描述了一种能运用于未来光传输系统SONET OC-768的超高速1∶4静态分频器,其工作频率超过27GHz.该电路采用栅长为0.2μm,截止频率约为60GHz的砷化镓赝晶高电子迁移率晶体管工艺制作,采用共面波导作为电感实现了宽带阻抗匹配.通过采用推拉式有源跟随器,在没有增加功耗的情况下拓宽了频带.单端输入和差分信号输出的方式,为实际应用提供了便利.通过晶圆测试,在单端时钟输入的情况下,芯片的最高工作频率超过27GHz.测试所得到的波形均方根抖动小于820fs.芯片的面积是1.6mm×0.5mm,功耗为440mW.     

27.5GHz 0.2μm PHEMT 1∶4静态分频器

描述了一种能运用于未来光传输系统SONET OC 768的超高速1∶4静态分频器，其工作频率超过27GHz．该电路采用栅长为0.2μm，截止频率约为60GHz的砷化镓赝晶高电子迁移率晶体管工艺制作，采用共面波导作为电感实现了宽带阻抗匹配．通过采用推拉式有源跟随器，在没有增加功耗的情况下拓宽了频带．单端输入和差分信号输出的方式，为实际应用提供了便利．通过晶圆测试，在单端时钟输入的情况下，芯片的最高工作频率超过27GHz．测试所得到的波形均方根抖动小于820fs．芯片的面积是1.6mm×0.5mm，功耗为440mW．     

一种二极管桥式跟踪保持电路设计

设计了一种基于二极管桥的两级全差分跟踪保持电路,两级模块由独立的时钟控制,可以各自工作在跟踪模式。芯片采用1μm GaAs HBT工艺实现,芯片大小为1.8mm×2mm,功耗2.75W。经测试,电路可以工作在1GS/s采样速率下,单端输入峰峰值250mV信号时采样带宽超过7GHz;单端输入峰峰值250mV,DC-2GHz信号时,电路具有8bit有效位。     

16 GHz CMOS 4:1分频器

采用TSMC 1.18 μm标准CMOS工艺实现了一种4:1分频器.测试结果表明,电源电压1.8 V,核心功耗18 mW.该分频器最高工作频率达到16 GHz.当单端输入信号为-10 dBm时,具有5.8 GHz的工作范围.该分频器可以应用于超高速光纤通信以及其它高速数据传输系统.     

一种可编程的2.4GHz CMOS多模分频器

采用0.35μm CMOS工艺设计并实现了一种多模分频器.该多模分频器由一个除4或5的预分频器和一个除128～255多模分频器在同一芯片上连接而成;在电路设计中,分析了预分频器功耗和速度之间的折中关系,根据每级单元电路的输入频率不同对128～255多模分频器采用了功耗优化技术;对整个芯片的输入输出PAD进行了ESD保护设计;该分频器在单端信号输入情况下可以工作到2.4GHz,在差分信号输入下可以工作到2.6GHz以上;在3.3V电源电压下,双模预分频器的工作电流为11mA,多模分频器的工作电流为17mA;不包括PAD的芯片核心区域面积为0.65mm×0.3mm.该可编程多模分频器可以用于2.4GHz ISM频段锁相环式频率综合器.     

一种可编程的2.4GHz CMOS多模分频器

采用0.35μm CMOS工艺设计并实现了一种多模分频器.该多模分频器由一个除4或5的预分频器和一个除128～255多模分频器在同一芯片上连接而成;在电路设计中,分析了预分频器功耗和速度之间的折中关系,根据每级单元电路的输入频率不同对128～255多模分频器采用了功耗优化技术;对整个芯片的输入输出PAD进行了ESD保护设计;该分频器在单端信号输入情况下可以工作到2.4GHz,在差分信号输入下可以工作到2.6GHz以上;在3.3V电源电压下,双模预分频器的工作电流为11mA,多模分频器的工作电流为17mA;不包括PAD的芯片核心区域面积为0.65mm×0.3mm.该可编程多模分频器可以用于2.4GHz ISM频段锁相环式频率综合器.     

一种单端匹配式PIN单刀单掷功率开关芯片

采用PIN二极管工艺技术,设计、制作了一种微波单端匹配式PIN单刀单掷功率开关芯片,并给出了详细测试曲线.该开关由四级PIN二极管组成,采用单端匹配结构.工作频率8～10 GHz,整个带内插入损耗小于0.7 dB,输出端口驻波比小于1.4:1,输入端口开关态驻波比均小于1.4:1,在9 GHz点频下测得1 dB压缩点输入功率大于31 dBm,芯片内部集成偏置电路,采用+5 V/-5 V供电,在+5 V工作条件下,电流20 mA.该芯片面积为2.0 mm×1.4 mm.     

10～37 GHz CMOS四分频器的设计

给出基于0.13μm CMOS工艺、采用单时钟动态负载锁存器设计的四分频器.该四分频器由两级二分频器级联而成,级间采用缓冲电路实现隔离和电平匹配.后仿真结果表明其最高工作频率达37 GHz,分频范围为27 GHz.当电源电压为1.2 V、工作频率为37 GHz时,其功耗小于30 mW,芯片面积为0.33×0.28 mm2.     

一种新的相位开关实现技术及其在射频双模预分频器中的应用

提出了一种新的相位开关实现技术.基于这种技术设计了一个2/3分频器单元,该单元结构简单,工作频率高,功耗低.为了验证该技术,采用0.25μm CMOS数字工艺实现了一个128/129双模预分频器.对该芯片的测试结果表明其能正确工作于GHz频率范围.当工作频率为2.3GHz时,它消耗的电流仅为13.5mA(2.5V电源电压),芯片面积为0.47mm×0.47mm.     

3.7 GHz宽带CMOS LC VCO的设计

设计了一款3.7 GHz宽带CMOS电感电容压控振荡器.采用了电容开关的技术以补偿工艺、温度和电源电压的变化,并对片上电感和射频开关进行优化设计以得到最大的Q值.电路采用和舰0.18 μm CMOS混合信号制造工艺,芯片面积为0.4 mm×1 mm.测试结果显示,芯片的工作频率为3.4～4 GHz,根据输出频谱得到的相位噪声为-100 dBc/Hz@1 MHz,在1.8 V工作电压下的功耗为10 mW.测试结果表明,该VCO有较大的工作频率范围和较低的相位噪声性能,可以用于锁相环和频率合成器.     

2.4 GHz无线传感器网络SoC芯片上混频器的设计

介绍了一种采用SMIC 0.18μm RFCMOS 工艺,设计了一种应用于2.4GHz无线传感器网络SoC芯片的射频发射机上混频器模块电路单元,其中转换增益为-6.3 dB,输入1 dB压缩点为-4.6 dBm.工作电压为1.8 V,功耗为5.4 mW,工作频率范围为2.4～2.483 5 GHz,工作温度范围为-20～+80℃低功耗的上混频器.上混频器芯片的面积为0.56 mm2.     

10.5GHz 1:2静态分频器设计与实现

采用0.18μm CMOS工艺设计并实现了1∶2静态分频器。设计中为达到高速率和高灵敏度,对传统的SCFL结构D触发器进行了拓扑及版图优化。测试结果表明,电源电压为1.8V时,该分频器最高工作频率高于10.5GHz,最低工作频率低于2.5MHz(受测试条件限制),输入信号0dBm时的工作频率范围为2.5MHz～9.4GHz,芯片核心功耗9mW,核心面积50μm×53μm。     

10～37GHzCMoS四分频器的设计

给出基于0．13μmCMOS工艺、采用单时钟动态负载锁存器设计的四分频器。该四分频器由两级二分频器级联而成。级间采用缓冲电路实现隔离和电平匹配。后仿真结果表明其最高工作频率达37GHz,分频范围为27GHz。当电源电压为1．2V、工作频率为37GHz时,其功耗小于30mW,芯片面积为0．33-0．28mm2。     

12Gb/s 0.25μm CMOS数据判决和1∶2数据分接电路

采用TSMC 0.25μm CMOS工艺成功实现了用于光纤传输系统的12Gb/s数据判决和1∶2数据分接电路.测试结果显示,在3.3V电源供电情况下,功耗为600mW,其中包括3路输出缓冲.输入信号单端峰峰值为250mV时,该芯片的工作速率超过12Gb/s,相位裕度超过100°.芯片面积为1.07mm×0.99mm.     

12Gb/s 0.25μm CMOS数据判决和1∶2数据分接电路

采用TSMC 0.25μm CMOS工艺成功实现了用于光纤传输系统的12Gb/s数据判决和1∶2数据分接电路.测试结果显示,在3.3V电源供电情况下,功耗为600mW,其中包括3路输出缓冲.输入信号单端峰峰值为250mV时,该芯片的工作速率超过12Gb/s,相位裕度超过100°.芯片面积为1.07mm×0.99mm.     

CMOS毫米波低功耗超宽带共栅低噪声放大器

陈述了一个基于单端共栅与共源共栅级联结构的超宽带低噪声放大器(LNA).该LNA用标准90-nm RFCMOS工艺实现并具有如下特征:在28.5～39 GHz频段内测得的平坦增益大于10 dB;-3 dB带宽从27～42 GHz达到了15 GHz,这几乎覆盖了整个Ka带;最小噪声系数(NF)为4.2dB,平均NF在27 ～ 42 GHz频段内为5.1 dB;S11在整个测试频段内小于-11 dB.40 GHz处输入三阶交调点(IIP3)的测试值为+2 dBm.整个电路的直流功耗为5.3 mW.包括焊盘在内的芯片面积为0.58 mm×0.48 mm.     

12Gb/s 0.25μm CMOS数据判决和1∶2数据分接电路

采用TSMC0.25μmCMOS工艺成功实现了用于光纤传输系统的12Gb/s数据判决和1∶2数据分接电路.测试结果显示,在3.3V电源供电情况下,功耗为600mW,其中包括3路输出缓冲.输入信号单端峰峰值为250mV时,该芯片的工作速率超过12Gb/s,相位裕度超过100°.芯片面积为1.07mm×0.99mm.     

一款具有新颖的采样保持电路应用于脉冲式超宽带技术的欠采样型模数转换器

本文提出了一款基于CMOS 0.13um,具有新颖的采样保持电路,应用于脉冲式超宽带接收机的欠采样型模数转换器.本文主要的难点在于实现拥有远远高于奈奎斯特频率的输入信号的欠采样型模数转换器。根据我们的了解,本文是当今第二次提出当采样时钟大约在1.056GHz,输入信号超过4GHz的欠采样型模数转换器。电路设计中,我们提出了一款新颖的采样保持电路,解决了信号幅度的衰减和高频输入信号线性度的问题。一款使用零静态功耗动态失调校准比较器被进一步优化,实现了失调,速度以及功耗的要求。测试结果显示,当采样频率为1.056GHz,输入信号高达4.2GHz时,SFDR 为30.1dB。不包括缓冲器,ADC的功耗为30mW,芯片面积为0.6mm2.ADC的FoM是3.75pJ.     

CMOS毫米波低功耗超宽带共栅低噪声放大器（英文）

陈述了一个基于单端共栅与共源共栅级联结构的超宽带低噪声放大器(LNA).该LNA用标准90-nm RF CMOS工艺实现并具有如下特征:在28.5~39 GHz频段内测得的平坦增益大于10 d B;-3 d B带宽从27~42 GHz达到了15 GHz,这几乎覆盖了整个Ka带;最小噪声系数(NF)为4.2 d B,平均NF在27~42 GHz频段内为5.1 d B;S11在整个测试频段内小于-11 d B.40 GHz处输入三阶交调点(IIP3)的测试值为+2 d Bm.整个电路的直流功耗为5.3 m W.包括焊盘在内的芯片面积为0.58 mm×0.48 mm.     

一种新型的宽带低相位噪声2分频器

通过对各种2分频器结构的研究,提出一种新结构的D触发器。由此触发器组成的2分频器具有宽带低相位噪声的特点。与传统的动态SCL结构的D触发器相比,通过在D触发器的输入对管的耦合端口和时钟端口之间加一个开关管,扩展了工作带宽并同时保持了低的相位噪声。此芯片采用IBM 的90nm CMOS工艺。测试结果表明,此2分频器工作的频率范围为：0.05-10GHz。工作频率为10GHz时,输出信号的相位噪声在频偏1MHz处为-159.8 dBc/Hz 。工作电压为1.2V,功耗为9.12mW。核心芯片面积仅为0.008mm2。