共查询到20条相似文献,搜索用时 578 毫秒
1.
基于低密度奇偶校验码(Low Density Parity-Check Codes,LDPC)在工程实现上的需求,设计了一种优化分层调度方案下归一化最小和(Normalized Min-Sum Algorithm,NMSA)译码算法。算法基于802.16标准下的(2304,1152)准循环(Quasi-Cyclic,QC)LDCP码,其结构化的校验矩阵利于存储及并行实现,且NMSA降低了校验节点更新过程的计算复杂度。通过计算机仿真确定修正因子及调度顺序,分析发现该优化算法较传统算法在误码率为10-6时,有0.2 dB的增益。 相似文献
2.
针对无线光通信中大气湍流引起极化码置信度传播译码性能不佳的问题,提出了一种无线光通信下极化码DNN-NOMS (Deep Neural Networks-Normalized and Offset Min-Sum)译码方法。首先,把传统的极化码置信传播译码算法因子图转化为类似于低密度奇偶校验(Low-density Parity Check, LDPC)码的Tanner图,在Tanner图展开并转化为深度神经网络(DNN)图形表示的基础上,将MS(Min-Sum)译码方法同时添加归一化因子和偏移因子来给Tanner图的边赋予权重,简化极化码对数似然比的计算方法,通过限制训练参数的数量,选取在损失函数最小的条件下的因子参数,训练得到最优归一化因子和偏移因子的译码模型。仿真结果表明,在不同的大气湍流强度下,该译码方法以牺牲较小的存储空间为前提的情况下能选取更优的归一化因子和偏移因子参数,从而获得更好的误码率性能,且大幅度降低译码复杂度;在误码率为10?4时,DNN-NOMS译码方法能产生0.21~3.56 dB的性能增益,且将迭代次数的运算次数降低87.5%。 相似文献
3.
对高斯信道下低密度奇偶校验码(Low-Density Parity-Check Codes)的传统译码算法进行深入研究,提出了基于整数运算的LDPC码改进最小和译码算法.相对于归一化最小和算法(Normalized Min-Sum),该算法根据每次迭代的判决情况增加了一个校正因子,使译码性能得到提高,经过整数量化后易于硬件实现.仿真结果表明,该算法在2.1 dB时性能优于LLR BP算法,且运算复杂度较低,译码速率较快. 相似文献
4.
低密度奇偶校验码(LDPC)因其性能逼近 Shannon 限而被广泛应用于通信系统。 为满足时变或有干扰的信道上可靠传输的通信要求,本文设计并实现了一种码长固定、码率灵活可变的 LDPC 码。利用近似下三角形式结构的校验矩阵直接编码,通过减少信息位和增加校验位, 实现不同码率的灵活切换。译码基于简化和积译码算法得到的归一化最小和算法,并采用部分并行译码形式,在保证译码效率同时,兼顾 FPGA 资源消耗。硬件实现采用 FPGA 实现码长 12960 比特,码率 2/3,1/3 和 1/6 的 LDPC 码。 相似文献
5.
研究了低密度奇偶校验(Low-Density Parity-Check,LDPC)码的单最小值最小和(Single-Minimum Min-Sum,SMMS)算法,为了提高译码性能,在此基础上提出一种信道自适应可配置LDPC码最小和译码(Adaptive Configurable Min-Sum,ACMS)算法。ACMS算法在BP译码时的横向消息迭代更新过程中,LLR次小值用一个基于迭代次数的估算参数与最小值相加来取代,同时根据每次判决时的错误比特个数对不同信噪比下的估算参数进行动态修正。仿真结果表明,ACMS算法整体上提高了译码性能而仅增加少量复杂度。 相似文献
6.
7.
8.
为了弥补Min-Sum译码算法相对于LLR-BP算法的性能缺陷,降低LLR-BP算法的实现复杂度,提出一种改进型Min-Sum译码算法,将Normalized BP-Based和Offset BP-Based 2种算法有效地结合,在计算校验节点消息时,同时引进校正因子和偏移因子,并通过最小均方差准则来选择参数。仿真结果表明,在误码率相同的条件下,改进型Min-Sum译码算法比Min-Sum算法、Normalized BP-Based算法和Offset BP-Based算法具有更好的译码性能,译码性能逼近于LLR-BP译码算法。 相似文献
9.
IEEE802.16e标准LDPC译码器设计与实现 总被引:1,自引:1,他引:0
LDPC码自在上个世纪90年代被重新发现以来,以其接近香农极限的差错控制性能,以及译码复杂度低、吞吐率高的优点引起了人们的关注,成为继Turbo码之后信道编码界的又一研究热点。利用FPGA设计并实现了一种基于IEEE802.16e标准的LDPC码译码器。该译码器采用偏移最小和(Offset Min-Sum)算法,其偏移因子β取值为0.125,具有接近置信传播(Belief Propagation)算法浮点的性能。译码器在结构上采用了部分并行结构,可以灵活支持标准中定义的所有码率和码长的LDPC码的译码。此外,该译码器还支持对连续输入的数据块进行处理,并具有动态停止迭代功能。硬件综合结果表明,该译码器工作频率为150MHz时,固定15次迭代,最低可达到95Mb/s的译码吞吐率,完全满足802.16e标准的要求。 相似文献
10.
IEEE802.16e标准定义的准循环低密度奇偶校验(LDPC)码是一种线性分组码。针对LDPC码校验矩阵的稀疏准循环特性,对基于部分并行结构的归一化最小和(NMS)译码算法进行了研究,给出了译码信息量化和信息交换的方法。通过数值仿真验证了译码算法在高斯信道中的译码性能,并利用现场可编程门阵列(FPGA)对该译码算法进行了实现。 相似文献
11.
12.
13.
王晓军 《微电子学与计算机》2012,29(6):193-196
主要研究了LDPC码高质量通信信道编码技术.在传统的BP算法、LLR BP译码算法的基础上,针对最小和算法在检验节点更新的过程存在外信息偏大的问题,提出了一种改进的LDPC译码算法.算法首先对BP算法进行了缩放,使其更接近实际值,仿真实验结果表明,提出的改进的算法有效的提高了LDPC码最小和译码算法的纠错性能. 相似文献
14.
15.
16.
快衰落Rayleigh信道下短LDPC码两类BP-Based译码的优化设计 总被引:2,自引:0,他引:2
该文基于最小均方误差(MMSE)准则,对快衰落瑞利(Rayleigh)信道下短码长低密度校验(LDPC)码的Scaled BP-Based和Offset BP-Based两类改进译码算法进行了优化设计。利用该准则,得出了两类改进算法的最优校正因子,并给出了相应的数值计算。对码长为504和1008的1/2码率(3,6)规则LDPC码实验仿真显示,使用该准则设计的两类算法能够取得优于置信传播(BP)算法的译码性能。 相似文献
17.
18.
为克服多元LDPC码的扩展最小和(Extended Min-Sum, EMS)译码算法中对数似然比(Log Likelihood Ratio, LLR)生成及排序复杂度过高的问题,该文针对以BPSK为调制方式的编码调制系统,提出一种快速而简单的LLR生成算法。该算法采用一种低复杂度的迭代计算方式,可快速生成并排序LLR,适用于硬件实现的流水线结构,能够加速译码器的译码速度并提高译码器吞吐量。仿真结果表明:所提出算法对译码性能基本没有影响且极大降低LLR计算的复杂度,是一种适用于高速多元LDPC译码器前端实现的候选算法。 相似文献
19.
针对目前LDPC码偏移最小和算法的偏移因子的选取方式不够准确灵活等问题,提出了一种基于密度进化理论改进的最小和算法,称为DOMS算法。该算法首先根据密度进化理论计算BP算法和MS算法在每次迭代译码过程中,校验节点传递给变量节点的信息的概率质量函数,然后由两者的差值得出每次迭代对应的偏移因子βm,m表示第m次迭代,再对偏移因子序列βm做加权平均处理得到新的偏移因子β,通过使用该偏移因子DOMS算法与经典的OMS算法相比。仿真结果表明大约可以取得0.2dB的增益。此外,当对比与BP算法译码性能相近的LMMSE Min Sum算法时,DOMS算法在获得相似译码性能的基础上,可以节省大约28.29%的逻辑元器件和34.33%的内存。 相似文献
20.
本文总结了目前LDPC译码算法中的两类算法:TPMP(Two-Phase Message-Passing)算法和TDMP(Turbo-Decoding Message-Passing)算法。在分析了CMMB系统中LDPC码的构造特点后,考虑到硬件实现LDPC译码器,所以分别利用归一化最小和算法(normalized MSA)和简化的TDMP算法对其进行仿真,比较了LDPC码在这两种算法下的译码性能,并对简化的TDMP算法量化后进行了仿真。 相似文献