共查询到20条相似文献,搜索用时 62 毫秒
1.
2.
李建平凌志健 《固体电子学研究与进展》2018,(4):257-261
设计了L波段PIN限幅器芯片和低噪声放大器芯片,并将这两种芯片集成在载板上,组成小尺寸双平衡限幅低噪声放大器。低噪声放大器采用负反馈结构,降低噪声系数和改善增益平坦度。采用双平衡式结构,提高限幅器的功率容量,提高了1dB增益压缩点输出功率。对传统兰格桥结构作了改进,缩小了电路面积。该限幅低噪声放大器工作电压5V,电流40mA。测试结果显示,在频带1.2~1.4GHz内,噪声系数小于1.2dB,增益大于28dB,P1dB大于6dBm,能够承受脉冲功率150 W(脉宽200μs和占空比为20%)。体积为7.5mm×5.0mm×0.9mm。 相似文献
3.
基于0.25 μm GaAs赝高电子迁移晶体管(pHEMT)工艺,研制了一种1.0~2.4 GHz的放大衰减多功能芯片,该芯片具有低噪声、高线性度和增益可数控调节等特点。电路由第一级低噪声放大器、4位数控衰减器、第二级低噪声放大器依次级联构成,同时在片上集成了TTL驱动电路。为获得较大的增益和良好的线性度,两级低噪声放大器均采用共源共栅结构(Cascode)。测试结果表明,在1.0~2.4 GHz频带范围内,该芯片基态小信号增益约为36 dB,噪声系数小于1.8 dB,输出1 dB压缩点功率大于16 dBm,增益调节范围为15 dB,调节步进1 dB,衰减RMS误差小于0.3 dB,输入输出电压驻波比小于1.5。其中放大器采用单电源+5 V供电,静态电流小于110 mA,TTL驱动电路采用-5 V供电,静态功耗小于3 mA。整个芯片的尺寸为3.5 mm×1.5 mm×0.1 mm。 相似文献
4.
采用中国电子科技集团公司第十三研究所的GaAs PHEMT低噪声工艺,设计了一款2~4 GHz微波单片集成电路低噪声放大器(MMIC LNA)。该低噪声放大器采用两级级联的电路结构,第一级折中考虑了低噪声放大器的最佳噪声和最大增益,采用源极串联负反馈和输入匹配电路,实现噪声匹配和输入匹配。第二级采用串联、并联负反馈,提高电路的增益平坦度和稳定性。每一级采用自偏电路设计,实现单电源供电。MMIC芯片测试结果为:工作频率为2~4 GHz,噪声系数小于1.0 dB,增益大于27.5 dB,1 dB压缩点输出功率大于18 dBm,输入、输出回波损耗小于-10 dB,芯片面积为2.2 mm×1.2 mm。 相似文献
5.
利用负反馈放大器设计原理,采用GaAs PHEMT工艺技术,设计制作了一种微波宽带GaAs PHEMT低噪声放大器芯片,并给出了详细测试曲线.该放大器由两级组成,采用负反馈结构,工作频率0.8~8.5 GHz,整个带内功率增益19 dB,噪声系数1.55 dB,增益平坦度小于±0.7 dB,输入驻波比1.6,输出驻波比1.8,1 dB压缩点输出功率大于10 dBm,芯片内部集成偏置电路,单电源 5 V供电,芯片具有良好的温度特性.该芯片面积为2.5 mm × 1.2 mm. 相似文献
6.
采用GaAs 0.13μmp HEMT MMIC流片工艺设计和制作了一种S频段双通道低噪声放大器芯片,芯片内部集成了两个低噪声放大器通道、一级单刀双掷(SPDT)开关和一个晶体管-晶体管逻辑(TTL)电平转换电路。低噪声放大器电路采用一级共源共栅场效应管(Cascode FET)结构实现,使其具有比单管更高的增益,简化了芯片拓扑,降低了芯片设计难度。经流片测试,在1.9~2.1GHz的工作频带内,芯片噪声系数优于1.4dB,增益大于22.5dB,输入驻波优于1.8,输出驻波优于1.4,输出1dB压缩点(P1dB)为10dBm。大量芯片样本在片测试统计数据表明该低噪声放大器成品率大于90%,性能指标优于目前同类商业芯片指标。 相似文献
7.
8.
基于0.15um GaAs pHMET工艺技术,采用电流复用偏置结构及有源偏置技术,研制了一款高鲁棒性紧凑型低功耗单片低噪声放大器芯片。该款放大器具有两级拓扑结构,采用有源偏置技术弥补工艺波动现象造成的芯片性能波动,同时通过改进匹配网络结构进一步优化芯片的噪声系数和缩小电路尺寸。在偏置电压为5V的条件下,放大器的工作带宽为2~8GHz,增益和噪声系数分别为24.7±0.7dB和1.18±0.1dB,电路总电流仅为20mA。芯片尺寸为2.5mm×1mm。与常规工艺和技术所设计的低噪声芯片和其他类型工作频率的芯片相比,噪声系数和电路功耗方面具有明显的优势。 相似文献
9.
从行波放大器设计理论出发,研制了一款基于低噪声GaAs赝配高电子迁移率晶体管(PHEMT)工艺设计的2~20 GHz单片微波集成电路(MMIC)宽带低噪声放大器。该款放大器由九级电路构成。为了进一步提高放大器的增益,采用了一个共源场效应管和一个共栅场效应管级联的拓扑结构,每级放大器采用自偏压技术实现单电源供电。测试结果表明,本款低噪声放大器在外加+5 V工作电压下,能够在2~20 GHz频率内实现小信号增益大于16 dB,增益平坦度小于±0.5 dB,输出P-1 dB大于14 dBm,噪声系数典型值为2.5 dB,输入和输出回波损耗均小于-15 dB,工作电流仅为63 mA,低噪声放大器芯片面积为3.1 mm×1.3 mm。 相似文献
10.
本文基于自主研发的InP基高电子迁移率晶体管工艺设计并制作了一款W波段单级低噪声放大单片毫米波集成电路。共源共栅拓扑结构和共面波导工艺保证了该低噪声放大器紧凑的面积和高的增益,其芯片面积为900 μm×975 μm,84 GHz-100 GHz频率范围内增益大于10 dB,95 GHz处小信号增益达到最大值为15.2 dB。根据调查对比,该单级放大电路芯片具有最高的单级增益和相对高的增益面积比。另外,该放大电路芯片在87.5 GHz处噪声系数为4.3 dB,88.8 GHz处饱和输出功率为8.03 dBm。该低噪声放大器芯片的成功研制对于构建一个W波段信号接收前端具有重要的借鉴意义。 相似文献
11.
在磁带录音技术中,噪声是一项重要的特性,噪声电平的高低,直接影响声音质量及其效果。本文详细地介绍了噪声的分类及噪声产生的原因。 相似文献
12.
从理论上分析了40GPIN/TIA的各种噪声源,并通过各个噪声源产生噪声的机理,推导出了各种噪声的计算公式,从而可量化探讨探测器组件的噪声.根据仪器性能,采用测试噪声功率测试方法,对光电探测器接收组件的噪声进行了测试,测试结果与理论能很地好吻合. 相似文献
13.
14.
吴江有线数字电视平台于2007年6月建成,并投入试运行,同年8月吴江数字电视整体转换开始,系统正式投入商业运行。结合吴江数字电视的技术维护情况,对引起有线数字电视故障的各种噪声干扰的形成原因进行试探性分析,并提出一些值得借鉴的解决和预防措施。 相似文献
15.
A Systematical Approach for Noise in CMOS LNA 总被引:1,自引:0,他引:1
A systematic approach is used to analyze the noise in CMOS low noise amplifier(LNA),including channel noise and induced gate noise in MOS devices.A new analytical formula for noise figure is proposed.Based on this formula,the impacts of distributed gate resistance and intrinsic channel resistance on noise performance are discussed.Two kinds of noise optimization approaches are performed and applied to the design of a 5.2GHz CMOS LNA. 相似文献
16.
采用系统研究方法来分析包括MOS器件的沟道噪声和感应栅噪声在内的CMOS低噪声放大器中的噪声,并提出了一个新的噪声系数解析式.基于此解析式,讨论了分布栅电阻和内部沟道电阻对噪声性能的影响.对噪声性能进行了两种不同的优化,并应用于5.2GHz CMOS低噪声放大器的设计. 相似文献
17.
记忆效应(Memory Effect, ME)噪声是发生在红外光机扫描仪影像中的一种条带噪声。扫描条带中,有明显亮暗突变位置的景物的ME噪声尤其明显,会严重影响影像的目视效果。传统的ME噪声去除方法基于系统脉冲响应函数构建复原滤波器,使用复原滤波器对图像进行复原。该方法的缺点是必须有精确的系统脉冲响应函数。针对传统方法的不足,提出了一种新的ME噪声去除算法。该算法利用影像自身的辐射信息,使用检测模板遍历整景影像以检测ME噪声,对检测到的噪声使用迭代法去除。最终,选取资源一号01星的IRMSS影像进行了试验。结果表明,该方法可以有效去除ME噪声,从而提升图像的辐射质量。 相似文献
18.
传统的静态串扰噪声识别算法只验证耦合电容和噪声幅值信息,没有考虑噪声宽度对电路逻辑功能的影响,所以给出的结果过于保守,导致设计收敛的时间被延长。文章在传统算法的基础上增加了噪声宽度这一识别指标,克服了以往算法结果过于保守的缺点。实验表明,通过验证噪声幅值和宽度指标,算法准确地识别出对电路逻辑功能产生影响的静态串扰噪声,为IC设计的后端优化提供了准确信息。 相似文献
19.