基于16bit内核DSP实现准双精度音频解码

提出了一种准双精度乘累加运算方法,可以在廉价的16比特DSP上实现ISO／IEC 13818－3的标准精度解码,也可应用于其他高精度实时DSP系统设计。其平均指令数约为单精度运算的3倍,对于MPEG Layer III音频解码器可实现24～25比特的总体精度。给出了基于Motorola DSP56824的核心代码和指令数统计。     

东芝公司获CEVA-TeakLite-ⅢDSP内核授权许可

数字信号处理器（DSP）内核授权厂商CEVA公司宣布．东芝公司（Toshiba）获CEVA—TeakLite—ⅢDSP内核授权许可,助力其即将推出的移动音频芯片和汽车音频DSP产品系列。CEVA-TeakLite-ⅢDSP内核具有用于此类复杂音频应用的最佳性能,为东芝提供最先进和成熟的32位音频DSP能力。这一内核在TheLinleyGroup的DSP内核报告中获评选为“最优音频处理器”。     

谈谈数字信号处理器DSP

自1982年美国德州仪器公司(TI)向市场推出第一代数字信号处理器DSP(Digital Signal Processor)芯片以来的16年中,专门处理以运算为主、不允许迟延实时信息的DSP获得了超常规的高速发展,性能指标不断提高,应用范围不断拓宽。 简单地说,DSP就是处理器或微型计算机,其设计要素包括数值处理、存储器控制、指令集、并行性和数据寻址,这些要素的组合设计赋予DSP特有的功能。为满足高速数值处理的需要,DSP的硬件、软件和指令集还     

基于DSP的音频处理

在过去20年中音频技术已经取得了长足的进步。从20年前首先引入的激光唱盘(CD)开始,进而发展到超级音频CD(SACD)、DVD音频唱盘和MP3多媒体播放器,数字形式的音频技术越来越流行。可是一旦音频信号离开存储媒体,如何对它们进行处理呢?它们是如何到达系统的输出端的呢?现在所谓的“数字系统”完全达到数字化了吗?实际上很大多一部分音频系统都不是数字化的。 现在大多数音频处理仍然在模拟领域进行,因为早期的数字处理解决方案—基于通用的DSP和外部的模数转换器(ADC)和数模转换器(DAC)使得在硬件     

如何进行DSP算法解码

当讨论利用DSP结构进行算法解码时，必须将视野扩展到最终消费者。只有这样才能更好地了解消费者的决策过程及购买模式。一般说来，消费者的主要选择标准应包括一系列的基本技术特性，比如杜比音频解码和DVD视频支持。此外，一些审美因素和比较新颖的特性也会在决策考虑之列。考虑到这些因素，可编程引擎应该是半导体供应商最佳的结构性     

几款通信用DSP芯片简介

许多厂商设计并生产通信用DSP芯片,这里介绍TexasInstruments公司、Motorola公司、Lucent公司及ZSP公司的几款通信用DSP芯片,供读者参考。 Texas Instruments公司的TMS320C20X是C2X的升级换代产品,与原代码TMS320C1X、TMS320C2X和TMS320C5X兼容,运算速度从20MIPS(每秒百万条指令)至40MIPS,最大的RAM容量为4.5K、TMS320C206、207具有32K的快闪存储器,工作电压3V和5V。可用于机顶盒、特色电话机、双向寻呼机、话密系统加密解密、可视电话解码、全自动无线电话的双向数据交换等。     

DSP芯片——一种在军事设备上广泛使用的处理器

介绍了数字信号处理器ＤＳＰ的原理，结构，应用和发展趋势。     

AVS解码器在DSP平台上的优化

为在嵌入式DSP平台上提高AVS解码器的运行效率,提出一种基于L1P cache的优化方法。将程序代码划分为4个模块,每个模块容量均小于L1P的容量;并改变传统的针对单个宏块进行顺序处理的模式,使每个程序模块依次处理一个宏块行的数据,从而减少4×M×(N-1)次代码冲刷。实验结果表明,基于L1P Cache的方法提高了处理器读取程序代码的效率,使解码器速度提高20%。     

基于DSP平台的数字视频源的系统设计

提出了一种基于TI DSK6711平台的将模拟视频进行数字化处理的系统设计方案,其中视频解码模块完成复合视频信号数字化,音频A／D模块完成语音信号数字化,同时采用大容量的SDRAM存储器作为帧缓存,用FPGA完成其控制接口,整个系统以DSK6711为核心构成数据处理单元,此系统可以完成电视图像信号的去隔行扫描转换、低分辨率向高分辨率转换等视频信号处理,也可以进行实时视频和音频数据压缩处理。     

一种低功耗16bit音频 Sigma-Delta 调制器的设计

设计了一款工作在1．8 V电源电压下、功耗仅为1．8 mW、精度为16 bit ,优化系数（FOM ）达170的音频sigma-delta调制器．其过采样率为128,采用3阶噪声整形．为了降低功耗,采用前馈结构以及单比特量化．通过采用PM OS管实现局部反馈,有效提升了调制器性能．调制器采用SM IC 0．18μm工艺实现,通过对系统结构和运算放大器、比较器等电路子模块的分析,完成整体电路和版图设计．在SS工艺角下,仿真表明本文设计的调制器性能良好,在20kHz的带宽内可达到100．8dB的信噪比（SNR）,折合有效位16 bits精度要求．     

32bit RISC MPU＋16bit DSP英语学习机的系统设计

介绍了实现具有发音评测功能的嵌入式英语学习机的软硬件系统设计.系统硬件上采用32 bit RISCMPU:S3C44BOX 16 bit DSP:UniLite的结构,使该系统具有低成本、高性能的优势.软件平台采用μC/OS-Ⅱ μC/GUI.使该学习机具有较好的人机交互性和应用扩展性.采用基于CHMM的模型算法以实现发音评测功能.     

基于定点DSP的Turbo码译码器实现

在介绍了一种改进的Max—Log-MAP译码算法基础上．讨论了与定点DSP实现译码算法相关的量化精度、溢出处理及数据存储等几个问题,并采用VC5409实现了（13．15）8Turbo码译码器．经测试．其性能接近浮点译码性能．     

DSP与24 bit音频编解码器接口设计

从软件和硬件两个方面设计了一种简单、实用的24bit音频编解码器AD1836与DSP之间的接口电路。该方法中AD1836与DSP串行口直接相连,不需占用并行数据总线,避免总线冲突。     

基于DSP的数字电视信源解码器的设计

本文提出了一种基于TMS320TMS320C6415的数字电视信源解码器硬件系统.该硬件系统解决了传送流输入、视频显示和音频播放的硬件实现,还通过硬件手段较好地解决了系统高数据吞吐率的问题.     

基于ARM嵌入式的无损音频解码器研究

FLAC编码可实现对音频数据的无损压缩。针对目前尚未出现硬件解码芯片的情况,介绍了基于ARM嵌入式的解码方案。系统可实现通过USB接口读取FLAC数据,解码后的PCM数据流通过IIS总线输出,整个方案可应用于高端音频流播放设备。     

基于DSP的数字音频处理系统

介绍了一种基于DSP的数字音频处理系统.后级音频功放电路以DPPC2006为核心,选用H桥输出方式,提高了电源的使用效率,方案具有很强的灵活性,可以采用各种快速音频处理算法实现各种声场效果.     

MPEG音频解码专用处理器设计

提出了一个适用于ＶＬＳＩ实现的、以专用ＤＳＰ为核心的ＭＰＥＧ音频解码器,达到ＭＰＥＧ对解码精度和实时性的要求。设计过程采用了软硬件协同设计的方法,缩短了开发周期,并优化了解码算法,降低了系统对存贮器和运算量的需求,降低了ＶＬＳＩ系统的总体规模。