TURBO码实时交织器的FPGA实现

介绍交织技术在Turbo码中的作用及原理,按照螺旋交织器设计的要求,提出了一种交织器电路的设计方案。根据此设计思路得出交织器系统框图,用硬件描述语言进行编程设计了交织器的电路,详细说明了设计内容,并给出了仿真结果。     

利用FPGA技术实现数字通信中的交织器和解交织器

介绍用FPGA实现数字通信中的交、解交织器的一种比较通用的方案,详细说明了设计中的一些问题及解决办法.还介绍了一种实现FPGA中信号延时的方法.     

增强型可变速率编码器的设计与实现

为了适应无线通信的需求,本文首先提出了一种增强型可变速率编码器总体方案,文章详细介绍了该编码器设计思想、具体实现方案。并建立了一个参数估计模型,可以更快速、有效地进行可变速率编码,对研究第三代移动通信编码技术有现实价值。     

基于FPGA的RS码编码器的设计与实现

本文介绍了RS（255，239）编码的基本原理以及有限域上的乘、加法器的设计方法。在此基础上，编写了VHDL代码并搭建了验证平台，使用QuartusⅡ验证了功能和时序的正确性，给出电路仿真综合结果，并进行了FPGA下载实现。     

线性同余交织器的FPGA实现

首先介绍了线性同余交织器的基本原理,然后讨论了其FPGA实现方法.在Quartus Ⅱ软件平台下,利用FPGA器件提供的嵌入式双端口存储器资源,运用VHDL语言进行模块设计,最后实现了线性同余交织器.     

AVS全Ⅰ帧视频编码器的FPGA实时实现

AVS视频编码标准是我国自主知识产权的信源编码标准.完成了AVS视频编码器在FPGA平台上的设计与实现.考虑硬件平台的结构特点,采用可重用设计和流水线设计对编码器进行优化,保证了流水线的高效运行以及硬件资源的最优利用.通过ISE软件仿真和Xilinx公司Vritex-4 pro平台验证,最高工作频率可达110 MHz,满足CIF分辨率下Ⅰ帧在FPGA硬件平台的实时编码要求.     

AVS全I帧视频编码器的FPGA实时实现

AVS视频编码标准是我国自主知识产权的信源编码标准。完成了AVS视频编码器在FPGA平台上的设计与实现。考虑硬件平台的结构特点,采用可重用设计和流水线设计对编码器进行优化,保证了流水线的高效运行以及硬件资源的最优利用。通过ISE软件仿真和Xilinx公司Vritex-4 pro平台验证,最高工作频率可达110 MHz,满足CIF分辨率下I帧在FPGA硬件平台的实时编码要求。     

Turbo码快速交织算法的性能仿真及其FPGA实现

针对目前交织器存在的时延大的缺陷,设计了一种基于短时延伪随机序列的Turbo码快速交织算法,给出了基于FPGA的硬件实现方案,在时延和性能之间取得较好的折衷。仿真结果表明,该交织算法在不增加Turbo码编译码复杂度的情况下,一次迭代过程交织模块即能减少20%的时间延迟。     

RS+交织+卷积码级联纠错的FPGA实现

为了提高编解码速率，更好地满足实时收发系统的要求，本文提出了采用由纯硬件电路构成的现场可编程逻辑门阵列（Field Programmable Gate-Array，FPGA）取代CPU系统的纠错码策略．该策略先把RS（Reed Solomon）、交织、卷积编解码分别模块化，然后通过端口映射方式对它们进行逻辑组织以实现整个编解码的级联．分析表明，用FPGA构成的纠错码系统不仅使电路大大简化，稳定性得到极大提高，而且可编程逻辑器件的高智能化使整个系统的设计、调试周期大大缩短．     

基于FPGA的电容式编码器数据采集系统设计与实现

为了精确地获取电容式编码器输出信号中所携带的位置信息,文章设计了一套基于现场可编程门阵列(FPGA)的电容式编码器数据采集系统;文中介绍了带通滤波器、同步正交解调、低通滤波器和Cordic等系统模块,并详细分析了系统的稳定性和误差;实验结果表明,在转速度为800 rpm时,角度分辨率可达到0.192度,在一个周期内最大误差0.002 8度,平均误差0.000 8度,静止抖动0.007 26度,统能够实时的获取转子的位置信息,同时具有较好的精度和稳定性.     

基于FPGA的超声前端参数控制的设计与实现

作为一个复杂的医疗技术,超声检测技术在使用过程中．有很多控制参数需要根据具体的情况来决定,例如探头类型、分辨率等。为了让设备有较强的环境适应能力．通过计算机接口（串口、SPI）,从上住机传递参数来配置设备就显得很有必要。     

基于FPGA的时变带宽数字滤波器的研究和设计

介绍了一种采用切比雪夫逼近算法估计滤波器的系统传输函数、按照频率乘积法基于FPGA实现窄带FIR数字滤波器的方法。通过分析设计指标中对纹波和阻带衰减的要求,确定了以切比雪夫逼近算法作为理论基础,采用MATLAB数学工具实现该算法;采用VHDL硬件描述语言描述了频率乘积法的RTL级实现结构,并通过了硬件电路测试满足了设计的要求。通过本论文论证了切比雪夫逼近法在FIR滤波器基于FPGA设计可行性。     

基于FPGA与DSP的发动机参数采集系统设计

介绍可编程逻辑器件（FPGA）与数字信号处理器（DSP）在航空发动机参数采集系统中的应用研究。文章以EP4CE115F23I7可编程逻辑器件与TMS320VC5416数字信号处理器为核心设计、开发发动机参数采集系统。采用模块化设计,根据电路功能将发动机参数采集系统硬件分解为AD信号采集模块、通讯模块、离散量控制模块、数据处理模块以及参数记录模块。FPGA软件方面采用应用广泛的VERILOG语言,DSP软件采用C语言与汇编语言混合编程。并将发动机参数采集系统成功应用于某型直升机,效果良好。     

基于FPGA实现变采样率FIR滤波器的研究

数字信号凭借其在传输、存储和计算上的便捷性,正在得到越来越广泛的应用.在现代数字系统中往往会存在多种采样频率,这就需要改变采样频率,进行频率转换.本文主要介绍利用现场可编程逻辑器件(FPGA)实现变采样率FIR数字滤波器的方案.首先简单分析了FIR数字滤波器的基本结构,在此基础上,以一个适用于变采样率的半带滤波器的设计为例,结合利用MATLAB为辅助设计工具,完成对给定指标的FIR滤波器的设计,最后提出了利用FPGA硬件实现滤波的TOP-DOWN结构图.此方案使性能和资源占有率得到较好的突破,最大限度的减少资源消耗.     

基于FPGA的LED点阵书写显示屏的设计

要阐述利用FPGA＋51单片机核的方法实现32×32LED点阵书写显示屏的设计思想和系统实现。通过FPGA作为点阵LED显示屏控制器,高速扫描点阵屏,由光敏二极管电路制成感光光笔。系统实现当光笔触及LED点阵模块表面时,在显示屏上依次实现“点亮、划亮、反显、整屏擦除、笔幽擦除、连写多字、对象拖移”等书写显示功能。     

基于FPGA的RFID阅读器设计

作为一项具有广泛应用前景的技术,RFID阅读器近年来已在多个领域发挥了重要作用.由于单片机的开发周期长且批量小,因此,采用FPGA为核心来设计高频、远距离的阅读器.经验证,它能够快速、准确地实现曼彻斯特编码的译码并进行CRC校验.设计的通用异步收发器实现了数据的接收和发送,具有电路形式简单、移植方便等优点.     

基于FPGA逻辑分析仪的设计

研制了一种基于FPGA逻辑分析仪的实现方案,系统包含简易逻辑序列发生器和逻辑分析仪两部份。硬件采用了AVR单片机控制模块、FPGA采样模块和外部电路作输入/输出信号调理模块,通过较为合理的设计,完成了简易逻辑分析仪系统。     

基于FPGA的流水线微处理器设计

提高指令级并行度是微处理器体系结构发展的重要方向,也是开发基于FPGA的高性能微处理器的重要内容之一.本文论述了一个基于FPGA的流水线微处理器的指令流水线结构和系统设计,针对在指令流水执行过程中出现的相关问题,提出了相应的检查算法及解决方法.通过一个典型程序对流水线微处理器功能进行仿真,其运行结果表明此微处理器的最大吞吐率为一个时钟周期解释完一条指令,证实了流水线微处理器设计的正确性和高性能.该微处理器的设计在开发未来具有微处理功能的专用集成电路设计方面具有较高的实用价值.     

基于单片机和FPGA相结合的跳时系统控制设计

利用无线跳时系统的基本原理实现无线跳时发射控制系统同步时序的产生，从而能够采用不同的跳时序列方式，达到数据传输安全保密的目的。在进行无线跳时系统设计时，针对系统对时序的较高要求，提出了一种基于单片机和FPGA相结合的控制设计方案。利用单片机作为控制器件，控制FPGA产生时序，从而实现信号的发送与有效接收。     

基于FPGA的Rijndael算法的优化设计

通过分析Rijndael算法的轮变换、密钥扩展的特点,用矩阵对Rijndael算法进行全面优化,将轮变换、密钥扩展转换为表的查询,给出了优化后的Rijndael算法流程图;最后利用FPGA丰富的查表资源完成算法的硬件电路设计.