基于分级波束形成的三维声纳系统设计

针对三维声纳波束形成海量运算造成硬件系统复杂难以实现的问题,设计了基于分级波束形成的三维声纳系统。系统基于大规模(48×48)换能器接收基阵,采用分布式现场可编程门阵列(FPGA)结构实现两级波束形成,所需计算量相比传统波束形成减少九成。该算法经Matlab仿真验证了其合理性,系统样机经水下试验证明:在水平50°垂直50°覆盖角的观测范围内,实现角度分辨率达到0.39°,距离分辨率达到2cm的三维成像。     

声纳自适应波束形成器的集成化实现

研究声纳系统自适应波束形成器的集成化实现技术，采用现场可编程门阵列（ＦＰ－ＧＡ）器件，对ＲＭＧＳＥＦ自适应算法的Ｓｙｓｔｏｌｉｃ处理阵列完成了单片化集成。电路设计过程中根据ＦＰＧＡ器件内部结构特点，对电路结构形式进行了优化。该系统具有很高的运算性能又具有体积小、重量轻、可靠性高的优点，对实时信息处理系统的小型化研究具有参考价值。     

合成孔径声纳中高速距离求解的FPGA实现

在合成孔径声纳的时域成像算法中,求解接收换能器到成像点之间的距离是其中重要的一步.由于求解距离需要使用两次平方、一次加法和一次开方运算,计算量之大使得在实时成像算法中常用查方法代替实时距离求解,但此方法既不精确也消耗了大量存储器以及前端总线资源.本文提出了一种基于现场可编程门阵列(Field Programmable Gate Array,FPGA)的单精度浮点高速距离求解的方法.实验表明,该方法可以实现单线程413.4M次/秒的距离求解,远高于通用处理器,且具有较小的FPGA资源占用.     

基于PDLMS算法的数字波束形成以及FPGA实现

采用高并行度的并行延时最小均方(PDLMS)算法，用现场可编程门阵列(FPGA)实现自适应数字波束形成模块。使用VHDL完成了该算法在硬件上的实现，同时给出了计算机仿真结果和系统硬件资源分析。仿真结果表明该方法结构简单，易于实现。     

成像声纳中多波束形成的FPGA工程实现

提出了一种计算方法简单、计算量小、所需存储量小的近场聚焦多波束形成的高速FPGA实现方法,用于成像声纳中高精度、高覆盖、高波束数的多波束形成。本方法基于180阵元均匀半圆阵,通过阵元等效弦的转动,仅采用6组加权系数矢量即可在90°范围内产生540个波束,使存储量降低了两个数量级,从而有效降低对硬件存储资源的要求。该系统工作在270 MHz,通过乒乓操作实现数据不间断的输入/输出,从而提高速度;通过多通道多系数复用乘法器和流水并行技术,仅采用24个乘法器完成了540个波束的实时产生,实现了8 190倍复用。     

单波束前视声纳的信息提取方法研究

介绍了一种可用于小型水下机器人的前视声纳信息提取方法。利用该方法获取了声纳视域内目标的方位信息,这在小型水下机器人的自主目标跟踪和避碰方面具有很大的应用价值。该方法主要包括3个部分的内容:利用声纳数据生成声纳图像;对声纳图像进行预处理;从处理后的图像中提取目标的特征信息。针对图像中较大目标的边缘信息,提出了一种基于最小二乘法的分段曲线拟合的方法,并给出了基于实验室的水池中获得的实测数据的拟合结果,验证了该方法的有效性。     

基于FPGA的成像声纳FFT波束形成器设计

针对成像声纳波束形成器的特点,设计了一种基于FPGA的FF波束形成器.整个系统采用Altera公司的DSP Builder构建,FFT波束形成器采用基2-512点DIT-FF算法,并使用流水线技术、乒乓操作.在Altera StratixII FPGA EP2S90F78414硬件平台上测试,30 MHz系统时钟,在1...     

前视声纳实时成像算法与DSP实现

前视声纳通道数目多、采样频率高,获取方位和距离信息的运算量大,对原始回波图像显示质量和速度提出非常高的要求.通过分析坐标变换和像素亮度填充法对成像质量的影响,根据系统指标设计了前视声纳视域范围内回波数据的显示算法,解决了声纳原始图像的显示质量问题;利用DSP丰富接口资源和EDMA动态调表技术,设计了声纳原始图像实时显示方案,很大程度上突破了实时显示的瓶颈.通过水池拉距实验验证了高质量实时显示方案的有效性.     

声纳系统的远程数据采集与波束形成的优化实现

对新型声纳系统的远程数据采集、传输以及信号处理进行了论述,介绍了基于Ｃ５０ 和Ｃ４０的多通道数据采集、编码／解码、光纤传输、并行信号处理机的硬件设计和工作原理。给出了利用Ｃ４０ 进行时域数字多波束形成的两种最佳实现结构,提高了计算速度和精度。     

基于多波束前视声纳的AUV实时避障方法研究

在未知海洋环境下的远程航海过程中,基于前视声纳的避障能力是AUV（自治式水下机器人）的一个基本要求．提出了一种基于多波束前视声纳的实时避障专家系统．介绍了声纳特性以及障碍物描述方法,给出了避障专家系统的结构,说明了避障专家系统的决策过程．结合当前任务执行信息设计了专家系统知识库,针对声纳图像设计并实现了一种可以给出避障和重规划指令的推理机．最后,通过湖试对AUV避障专家系统进行了验证．     

一种FPGA配置文件压缩算法

基于现场可编程门阵列(FPGA)的可重构系统具有高性能和高灵活性,但随着FPGA规模的不断扩大,配置文件规模相应增加,导致可重构计算时间过长。该文提出一种FPGA配置文件压缩算法VLZW,降低了对片外存储器的容量要求,通过减少每次重构传送的配置数据缩短了系统重构时间。     

相控阵三维声呐信号采集与处理系统

高精度三维成像声呐的实现需要完成大规模信号同步采集和海量数据并行计算,为此,提出基于现场可编程逻辑门阵列的并行计算系统。在使用同源时钟的前提下,利用Spartan-3对平面阵2304路换能器信号进行同步采样,通过离散傅里叶变换降采样以减小采样数据规模,采用Virtex-5重新计算换能器权重以降低运算量,使用分步的波束形成算法以减小系统所消耗的存储器规模,同时在PC上实现三维图像实时显示。实验结果证明了该系统的可行性。     

改进的中值滤波算法及其FPGA快速实现

针对传统中值滤波算法带来的图像模糊问题,提出一种改进算法,加入阈值比较环节以便更好地保持图像细节。当用FPGA实现中值滤波算法时,传统方法需要较多的时钟周期,由此设计一种新的硬件实现电路,仅用3个周期就能快速地取得中值。仿真结果说明,该改进算法不仅能够取得良好的滤波效果,而且使所处理的图像更加清晰,所设计的硬件电路能够快速、高效地对算法进行实现。     

基于FPGA的实时Hough变换

为解决Hough变换实时性差的问题,提出一种基于现场可编程门阵列的实时Hough变换方法。采用分角度映射方法使Hough变换在空间上并行运算。设计一种基于流水线的计算结构,实现Hough空间参数计算与存储的时间并行性。通过双口RAM,在单个时钟内完成参数空间的一次投票操作,提出一种适合在FPGA中实现的快速寻找极值的二次搜索算法。与DSP进行效率对比实验,结果表明该方法效率较高,能满足实时性处理要求。     

基于FPGA的频偏估计算法实现

在OQPSK调制的数字无线通信系统中,利用时域自相关算法进行频偏估计时需要进行大量自相关运算,导致运算复杂度较高。针对该问题,对基于相邻接收信号自相关函数相位差的频偏估计算法进行优化,提出一种适合现场可编程门阵列( FPGA)实现的硬件方案。通过对三口RAM读地址的控制进行数据连接实现串行运算,节省了大量硬件资源。使用加减运算对滑动自相关运算进行改进,降低了运算复杂度。对整个系统进行时序仿真验证,结果表明,FPGA实现的频偏估计结果接近于真实值,证明了方案的可行性及算法的正确性。     

满足资源约束的图像复原算法的FPGA实现

提出了一种基于Van Cittert迭代方法对被乘性噪声污染的观测图像快速复原处理的FPGA电路实现方法。通过研究点扩展函数的对称性,将图像邻域内的像素进行分组滤波运算,明显减少了电路对乘法器数量的要求,有效地利用了FPGA的资源,适当地安排流水线和并行处理单元显著地提高了芯片的运行速度。实验结果表明,对于相同的图像复原处理任务,提出的电路结构需要的逻辑单元数量更少,时间消耗更短。     

基于量子模型的快速FPGA布局算法

为能在全局范围内快速搜索到优化的布局结果,提出一种基于量子模型的布局算法,并结合传统模拟退火算法实现FPGA布局。测试结果表明,相比VPR布局算法,该算法的布局运行速度平均提高了2倍以上,时序性能提升了2%,且随着FPGA芯片和电路规模的不断增大,能有效提高FPGA的软件运行效率。     

粒子群优化算法的硬件实现及其性能分析

介绍量子粒子群优化(QPSO)算法的硬件实现方法并对其进行性能分析。将QPSO算法应用于现场可编程门阵列开发板,并对比了不同硬件实现方式的运算速度和资源耗费。采用硬件并行和流水技术缩短算法的运算时间,仿真结果表明,硬件化QPSO的运算时间为原Matlab中运算时间的0.032%。     

XDL网表的前向电路图生成算法

作为描述FPGA(Field Programmable Gate Array)电路网表的XDL(Xilinx Design Language)描述文件,不仅能用于解析抽取FPGA设计的Inst电路单元和Net电路信号,而且能用于构建FPGA电路网表中信号传播的前向电路图模型.采用有向超图来构建FPGA电路网表中信号的前...