时钟电路的电磁波干扰

所有会产生电压频率信号的电子组件都是潜在的电磁波干扰(EMI)的来源，这些电磁波信号将会影响如收音机、电视或移动电话等电子产品的正常运作。大多数系统中产生电磁波噪声的主要来源是系统时钟的产生与分配电路，本文将探讨电磁波干扰产生的原因、如何测量电磁波干扰及如何降低电磁波干扰带来的影响。     

安森美半导体推出业界最小的有源时钟产生器IC,用于降低便携应用的电磁干扰

应用于高能效电子产品的首要高性能硅方案供应商安森美半导体(ON Semiconductor,美国纳斯达克上市代号:ONNN)推出新系列的有源时钟产生器集成电路(IC),管理时钟源的电磁干扰(EMI)及射频干扰(RFI),为所有依赖于时钟的信号提供降低全系统级的EMI。     

硅扩频振荡器在汽车电子产品中的应用

数字电子系统使我们的生活丰富多彩，但数字时钟信号也扮演着“反面角色”，即传导噪声源（通过电缆）或电磁辐射干扰（EMI）。由于潜在的噪声问题，电子产品需要经过相关标准的测试，以确保符合EMI标准。汽车电子产品除存在EMI兼容性外，还要考虑其他诸多问题，为了简化设计，扩频（SS）振荡器逐渐成为汽车电子仪表、驾驶员与乘客辅助电子产品开发的关注焦点。     

时钟市场挑战加剧，安森美丰富方案从容应对

随着自动测试设备、电信及网络、计算机及消费电子产品复杂度及系统数据传输率／频率的不断提高，系统需要实现更精确的同步、更低的抖动（低于1ps），以及更高性价比的电磁干扰（EMI）抑制。此外，客户还需要半定制化时钟和可编程时钟来尽量提升系统性能和设计灵活性。这些应用趋势对时钟产生技术及频率元件提出了更高的要求。     

时钟扩频技术在行车记录仪EMI抑制中的应用

介绍了时钟扩频技术的原理、分类,结合它在摄像头的具体应用案例,与传统EMI抑制手段的实际效果进行对比,突显时钟扩频技术在抑制时钟EMI上的优势。     

可编程PLL硅时钟提供一流抖动性能

随着自动测试设备、电信及网络、计算机及消费电子产品复杂度和系统数据传输率／频率的不断提高,系统需要更加精确的同步,并实现更低的抖动。同时,系统对高性价比的电磁干扰（EMI）抑制（采用扩频技术）的要求也越来越高。因此,设计中需要用多频率时钟产生器来整合时钟树（晶体、PLL、缓存、I／O）,利用高性能的锁相环（PLL）替代较高频率应用中的传统晶振,     

安森美半导体推出最小有源时钟产生器IC

安森美半导体（ON Semiconductor）推出新系列的有源时钟产生器集成电路（IC），管理时钟源的电磁干扰（EMI）及射频干扰（RFI），为所有依赖于时钟的信号提供降低全系统级的EMI。     

时钟驱动器的电源设计

现如今电子产品在生活中越来越普及,电子产品的稳定性以及电磁兼容等要求变得更加严苛。时钟驱动器中时钟的稳定性以及其本身的电源质量都会对系统造成影响。本文深入分析时钟驱动器电源与时钟信号之间的关系,通过原理分析、参数推算与仿真相结合,找出了时钟信号产生电源地弹,电源地弹又影响时钟信号的问题。并且通过仿真分析,给出了合适的滤波方案,提高了的产品质量。     

利用SSCG有效抑制EMI

作为新的EMI抑制技术,目前SSCG(扩频时钟发生器)的应用正在迅速扩展。以往的EMI抑制方法一般是在PCB板的设计阶段,通过仿真器与设计规则检查器找到实际情况下产生电磁辐射干扰的原因,然后修改设计,插入铁氧体磁珠、线圈等抗EMI元件。此外,还会使用电磁波吸收片等材料来降低设计阶段未能屏蔽的电磁干扰。     

安森美半导体推出最小的有源时钟产生器IC用于降低便携应用的电磁干扰

安森美半导体（ON Semiconductor）推出新系列的有源时钟产生器集成电路（IC）,管理时钟源的电磁干扰（EMI）及射频干扰（RFI）,为所有依赖于时钟的信号提供降低全系统级的EMI。     

高速时钟电路的EMC设计

能产生射频范围内信号的设备都可能产生电磁干扰(EMI),在高速数字系统中,时钟电路是主要的电磁干扰源,时钟电路的EMC(电磁兼容性)设计好坏直接关系到系统辐射情况和系统的性能.本文讨论了时钟电路中电磁干扰的产生机理和危害,以及降低时钟电路电磁干扰的方法,并采用HYPERLYNX软件来对方法进行验证.     

利用扩展频谱时钟调制器减少EMI

随着电子产品速度越来越快以及系统越来越复杂,其造成的电磁辐射(EMI)在急剧增加。事实上,随着最新式的便携及无线产品的不断问世,系统间存在干扰的可能性正日益增大,这使得EMI成为一个突出的问题。 从世界范围来看,各个国家的标准管理机构都制定了能容许的EMI发射水平标准。在美国,发射水平标准是由联邦通讯委员会(FCC)来制定和管理的。     

书讯

该书主要介绍了电磁兼容(EMC)的基本概念和原理,各种电磁干扰产生的机理和模型,减少干扰及提高抗扰度的方法,电磁场的生物效应与人体暴露限值,系统的EMC和天线耦合的分析,电磁干扰(EMI)的预估技术和计算机电磁建模的方法,以及各种民用与军用EMC标准的限值要求和测试方法。全书共分12章,内容包括:电磁兼容;电场与磁场、近场与远场、辐射体、感受器、天线;典型的噪声源及其辐射和传导发射特性;PCB印制线、导线、电缆间的串扰和电磁耦合;元件减小发射的方法及抗扰度;电磁屏蔽;电缆屏蔽、电场和磁场产生的耦合、电缆发射;接地和搭接;EMI测量、控制要求和测试方法;系统EMC和天线耦合;印制电路板;EMI和EMC控制、案例研究、EMC预测技术和计算电磁建模。此外,该书还为读者提供了一些可供选用的EMI诊断技术和费效比优良的解决方案。     

电子线路的电磁兼容性分析

电磁兼容设计实际上是针对电子产品中产生的电磁干扰进行优化设计,使之能成为待合各国或地区电磁兼容性的标准产品.开关电源电路和数字电路中的时钟电路是目前电子产品中最主要的电磁干扰源,它们是电磁兼容设计的主要内容.在此以一个开关电源的电磁兼容设计过程为例进行电磁兼容性分析.     

运用展频时钟产生技术降低硬盘机的电磁干扰

随着电子产品运作速度与复杂度的持续增加,幅射电磁干扰(Electro Magnetic Interference,EMI)亦大幅成长。各种便携式与无线产品的数量增加使得各种系统之间相互干扰机率亦随之提高,电磁干扰的问题也愈来愈严重。一般控制电磁干扰发送较常运用的技巧就是屏蔽(围堵),以R-C-L被动式组件进行过滤(抑制)。但随着电子系统速度往高速、高复杂度及便携式发展,这些技巧也就愈来愈难以运用。     

一种SATA Ⅲ失调锁相环扩频时钟产生器设计

扩频时钟产生器可以分散频率谐波的能量、减小单位带宽内的辐射能量,因此,扩频时钟产生器广泛应用在SATA Ⅲ等系统中。给出了一种基于失调锁相环技术的SATA Ⅲ扩频时钟产生器的设计方法。在扩频时钟产生器中,一个低频扩频信号和一个直接数字频率合成器进行频率合成,然后和一个高频信号混频,产生一个更高的调制参考源。扩频时钟产生器采用1.2 V 0.13μm CMOS工艺,功耗为21.16 m W,主要的频率功率减小了16 d B,芯片面积0.7*0.45 mm2。测试结果表明,采用失调锁相环技术,扩频时钟产生器具有较低的时钟抖动,较小的EMI辐射功率,较好地满足了SATA Ⅲ的需求。     

无线电监测测向常用名词术语

二无线电波1电磁波交替变化与交替产生的电场和磁场.由近而远的传播。即波动的电磁场。它是物质存在的一种特殊形式,它是由交变的电场和交变的磁场所组成。表征电磁波属性的是电场强度和磁场强度。交变的电场产生交变的磁场.交变的磁场产生交变的电场.二者互     

合理偏差驱动的时钟线网构造及优化

提出了一种新的时钟布线算法,它综合了top-down和bottom-up两种时钟树拓扑产生方法,以最小时钟延时和总线长为目标,并把合理偏差应用到时钟树的构造中.电路测试结果证明,与零偏差算法比较,该算法有效地减小了时钟树的总体线长,并且优化了时钟树的性能.     

实时时钟电路设计

实时时钟 (RTC)作为系统同步或时间标志已被广泛应用于各种电子产品 ,利用DallasSemicon ductor提供的多种类型的RTC芯片 ,用户在设计中可方便地针对具体应用来选择相应的芯片。文中讨论了一些与实时时钟晶振选择以及电路设计相关的问题。     

合理偏差驱动的时钟线网构造及优化

提出了一种新的时钟布线算法 ,它综合了 top- down和 bottom- up两种时钟树拓扑产生方法 ,以最小时钟延时和总线长为目标 ,并把合理偏差应用到时钟树的构造中 .电路测试结果证明 ,与零偏差算法比较 ,该算法有效地减小了时钟树的总体线长 ,并且优化了时钟树的性能