基于FPGA快速位同步的实现

介绍了传统的超前一滞后型数字锁相环提取位同步信号的原理,提出了一种改进的简单快速的位同步FPGA实现方法,该方法首先在输入码元出现的半周期内得到码元与位同步信号的相位差,在附加门、扣除门的有效时间内,该相位差控制附加、扣除脉冲的个数,使输入码元与位同步信号快速达到同步.阐述了实现方案和模块设计,并用VHDL语言编程实现,maxplusⅡ下编译、综合、仿真、下载到FPGA芯片.仿真及实验表明:位同步建立时间只需一个码元周期_位同步快速实现.     

用软件查表算法实现循环码的编码和译码

<正> 一、概述循环码校验CRC又称循环冗余码校验,能对随机错码和突发错码以较低的冗余度进行严格检查。由于循环码的码效高,具有良好的抗干扰性能,在计算机网络通信中应用很广。例如,在同步数据链路控制规程(SDLC)和高级数据链路控制规程(HDLC)中,均使用了循环码检错。BITBUS也不例外。循环码检错的原理是:在传送信息码元序列的同时,以一定的规则产生一些冗余码元,使原来不相关的码元序列具有某种相关性。当信息码元发送完毕时,紧接着将这些冗余码元传送出去,在接收端用检查冗余码元与信息码元之间的相关性是否符合原来规定的规则来判断数据传输正确与否。     

EBPSK接收机同步技术

扩展的二元相移键控是一种高效调制技术。为了实现该调制方案的变速率通信，本文提出了一种在接收端估计码元速率，恢复出不同速率下的位同步和帧同步信号的方案，并对其进行了仿真。     

扩频通信系统中一种基于FPGA的匹配滤波同步捕获方法

本文通过对匹配滤波器同步捕获原理的研究,利用扩频通信系统中PN码良好的自相关性,提出了基于FPGA实现的全数字匹配滤波的改进同步捕获方法,在低信噪比下可实现载波和码元同时同步,且在不损失同步精度的前提下降低了采样率及片内资源消耗,并给出了同步精度对误码性能的影响及片内资源消耗分析。     

甚高频数据广播信号解调算法设计

为提高甚高频数据广播(VDB)信号的同步精度和解调性能,根据VDB信号基本格式和特点,提出了一种基于解差分的VDB信号的解调算法,该算法消除了频偏引起的同步性能恶化,能够在一组同步码元内完成帧同步、位同步和频偏估计与校正。仿真结果表明,该方法有效提升了VDB信号解调性能。     

小波多速率调制的FPGA实现方案

以Mallat算法和多相滤波器为基础,提出了一种小波多速率调制和解调系统的FPGA实现方案,对成形和同步系统也进行了综合设计。针对小波同步中对定时精度敏感,易假同步等弱点,在最大似然估计算法的基础上采取了载波相位恢复与码元帧同步相结合的方式,同时也可以对假同步进行检测和纠正。仿真结果证明了该方案的可行性和有效性。     

一种新的TDMA信号的盲解调算法的研究

在突发通信系统中,时分多址（TDMA）系统是一种周期性的突发通信方式。对于通信侦察方,TDMA信号的解调要完成对突发信号的检测、TDMA信号的载波同步和符号同步。本文改进了快速载波同步和符号同步算法,为通信侦察方在没有通信合作方已有的关于突发开始的载波恢复／码元定时序列的情况下,完成了TDMA信号的盲解调算法的实现。     

高速全数字解调器的并行码元同步设计

针对高速和宽码速率的要求,在Gardner算法的基础上设计了并行码元同步模块.该模块可以满足960MHz中频采样的全数字解调器要求,适应码速率40Mbps-320Mbps,并通过了仿真验证.     

无线传感器网络中的帧同步方法

针对一般无线传感器网络(WSNs)中帧同步开销过大,传输效率不高的问题,提出了一种基于概率译码方法的通信帧同步方法.通过对发射前通信数据的间隔替换引入帧同步码,对通信数据替换所可能引入的已知位置误码问题,接收端在完成帧同步获取编码数据后,以帧同步码元的替换位置为基础进行译码初始化,然后进行概率译码.实验仿真表明:该方法在纠错性能恶化很小的基础上大大提高了传输效率.     

改进的小波调制解调系统时钟同步环算法

研究了小波调制解调系统码元同步信息的提取方法。分别利用小波函数的相关性及尺度函数的相关性构造了两种新的同步环算法,由算法构造的环路分为捕获和跟踪两部分,可以精确估计小波调制信号相位延时,跟踪收发时钟的频偏。算法通过对相位误差函数的修正,改善了同步环路的收敛性能,提高了环路抗假锁能力。在高斯信道下仿真表明,两种同步算法均可较好克服假同步,但基于尺度函数的同步环路稳定性更好,而基于小波函数的环路收敛速度更快。     

一种基于零中频的数字化码元同步方法

零中频技术已经成为现在通信发展的全新方向,能够大幅度提高通信芯片的集成度和数字处理能力,本文详细讨论了在零中频射频芯片的支持下基带码元同步的一种数字化方法,最后结合计算机仿真验证了算法的有效性。     

基于DSP的Manchester编译码系统设计

介绍基于TI公司C6000 DSP的Manchester编译码器定点实现的设计过程,主要内容包括Manchester编码器、信号调制、码元同步、信道均衡、匹配滤波、信号解调、判决译码等。同时介绍了CCS开发环境以及编译结果。系统要求误码率不超过1E－8。     

基于FPGA的MSK同步调谐研究

同步调谐可有效展宽甚低频天线的有效带宽,文中利用FPGA分别产生码流产生器、时钟产生器、正弦信号产生器,实现了MSK调制,并且通过FPGA实时控制MSK信号"空号"和"传号"的信号分开,实验结果表明电路可实现任意载频及码元速率的MSK调制,并且按照"空号"和"传号"频率把其严格区分开来,为实现同步调谐奠定基础。     

低压电力线载波扩频算法

基于扩频通信技术的低压电力线通信．技术的难点在于接收端捕获码元的准确率的提高,研究直接序列的扩频技术在低压电力线通信中的应用。着重研究接收机的搜捕、载波恢复以及同步算法,提出一种基于查表方法的快速搜捕载波频率和伪码相位的计算方法．此算法是利用PN序列尖锐的自相关特性。通过中频接收信号与本地匹配滤波器的循环相关完成码元捕获。该算法不但能快速地实现对载波和伪码搜捕、同步,而且误差小抗干扰性强,计算量少易于实现。仿真分析和实践验证该改进算法的可行性和有效性,并分析误码率。该算法可以应用于我国现有的低压电力线上实现大容量数据的通信。     

通信对抗中码元速率的盲估计算法研究

为了适应日益复杂的通信环境,提高通信对抗中截获信号的解调性能,针对通信中最重要的参数——码元速率的盲估计成为了通信信号处理领域的研究热点之一。为此对现有的码元速率盲估计算法进行了研究分析,重点介绍了基于小波变换和循环自相关的码元速率估计算法,同时比较了各种算法之间的优缺点,并展望了今后码元速率估计的研究方向。     

QAM全数字同步方案的研究与实现

针对高阶QAM系统对于载波恢复、符号定时的严格要求,本文提出并实现了一种全数字同步方案.在发送端插入导频,接收端先利用LMS自适应陷波算法分离导频和信号,接着使用NVS算法自适应地完成载波跟踪,然后将解调后的信号送往符号定时模块,通过基于能量检测原则的最大平均功率内插定时算法实现码元同步.基于TI的TMS320C542芯片的实现,表明上述方案是完全可行的.     

量化数字锁相环的改进

<正> 为加速海洋科研工作、近来为海上浮标设计了一台遥控指令接收机。接收等幅编码报、码元速率75波特,每次通讯前发射三秒左右同步信号,要求同步时间小于三秒,同步定位(相对)误差E<10%。本文只介绍同步信号提取电路及其改进。图1是同步信号提取环(量化数字锁相环)路方框图。由接收机来的等幅同步脉冲经放大、限幅、滤去干扰,经微分将其前沿负尖脉冲输出,经单稳S及倒相器形成以前沿定位的同步基准脉冲P_s加到鉴相器,同本机同步信号进行相位比较。两者不同步时产生相位误差信号,通过控制电路输出误差脉冲及加、减法指令到数字滤波器(可逆计数器),使计数器在本机同     

基于全数字锁相环的MFSK信号盲解调算法*

针对非协作通信下MFSK信号解调的问题,提出一种基于全数字锁相环的无须任何先验信息的盲解调算法。该算法首先应用较少的码元提取出码元速率,随后通过对锁相环输出的频率跟踪信号进行处理,实现符号同步、符号门限和进制估计,最后依据前面的估计结果对MFSK信号进行实时解调。该算法实用性强,易于在FPGA中实现。仿真实验表明,该算法具有较好的解调性能,当输入信噪比大于4 dB时,对2FSK、4FSK和8FSK的解调正确率都可以达到95%以上。     

PCM/FM遥测信号软件解调算法研究

针对目前航天测控中PCM/FM遥测系统使用的调频非相干解调技术存在解调门限较高的问题,研究一种基于最大似然思想的多符号检测(Multi-Symbol Detection, MSD)解调方法。介绍多符号检测原理,并针对以往同步方法的不足,研究一种将码元判决过程与同步相结合的变步长同步方法。仿真和测试结果表明,基于MSD解调PCM/FM信号是一种非常有效的方法。对下一代遥测信号解调系统的研制具有重要的应用价值。     

基于FFT频谱校正的全数字QAM解调法

针对QAM相干解调法需严格载波同步的不足,提出一种新的基于FFT频谱校正的全数字QAM解调方案,此方案采用了软件无线电的处理思想,直接在载波频段对QAM信号进行采样,采用FFT频谱校正估计出各码元周期内的载波幅值和初相位来实现信息比特解码。仿真实验证明,此方案方法简单,不仅降低了同步机制要求,而且在FFT长度为8时即可获得接近于传统相干解调法理论下限的误比特率性能。