一种采用VHDL的高精度测频仪

针对传统频率计测量精度不高、测量过程中精度易发生变化以及逼近式换挡速度慢等缺点,利用VHDL语言和复杂系统可编程逻辑器件CPLD,开发了一种等精度自适应测频系统.该系统采用VHDL语言编写程序,选用EDA开发软件QuartusⅡ作为开发平台,并具体给出了系统的软硬件设计流程.试验表明,该频率计测量速度快、测量精度高、测量误差小,较好地弥补了当前频率计的缺点.     

基于FPGA和VHDL的高精度数字频率计研究与设计

本文设计实现了一种高精度数字频率计。频率计核心部分的设计采用了基于FPGA大规模可编程逻辑器件的EDA设计技术。根据直接测频原理建立数字频率计的系统结构框图,自顶向下把数字频率计按照实现功能的不同划分成多个子功能模块并用VHDL程序实现了每个子模块的功能,最后将各个模块级联起来构成数字频率计顶层电路。设计的频率计信号频率测量范围为1Hz~10MHz。在QUARTUS II平台软件平台上完成数字频率计的软件设计和仿真,结果表明所设计的数字频率计达到了设计精度要求,并且各项性能指标符合设计要求。     

基于STC12C5A60S2的高频高精度频率计的设计

基于传统测频原理的频率计的测量精度随被测信号频率的变化而变化。针对这一缺陷,提出了一种基于等精度测量原理的频率计设计方案。选用单时钟/机器周期的单片机STC12C5A60S2,其克服了普通8051单片机测频上限频率低的缺陷,从而满足了对高频信号进行测频的要求。该频率计具有电路结构简单、成本低和测频精度高等特点,适合测量高频小信号。     

基于AT89C2051单片机的频率计设计

本频率计设计以AT89C2051为核心，应用单片机的算术运算和控制功能并采用串口液晶显示块实时地将所测频率显示出来。使用串口的液晶显示模块，节省了单片机的口线和外围器件，简化了显示部分的编程控制。使用高效的快速转换算法和用来测量信号多倍周期的分频电路计算信号频率，既保证了系统的测频精度，又使系统具有较好的实时性。在本设计中实现了频率信号的实时高精度地测量与显示。     

基于单片机的等精度频率计设计

本文采用单片机AT89C52作为系统控制单元,辅以适当的软、硬件资源完成以单片机为核心的等精度频率计设计。通过单片机对同步门的控制,使被测信号和标准信号在闸门时间内同步测量,为了提高精度,将传统的测频功能转为测周期,采用多周期同步测量技术,实现了等精度测量。等精度频率测量方法消除了量化误差,可以在整个测试频段内保持高精度不变,其精度不会因被测信号频率的高低而发生变化。     

应用于硅微谐振式传感器的等精度频率计设计

针对传统频率测量中存在的弊端,利用等精度测频原理,采用现场可编程门阵列(FPGA)设计实现了等精度频率计。通过FPGA对同步门的控制,使被测信号和标准信号在闸门时间内同步,消除了量化误差,提高了测量精度,实现了在整个测试频段内测量精度不随被测信号频率的高低而发生变化,即实现了等精度测量。实验证明:采用该频率计测量标准信号频率的相对误差数量级为10-6,测量谐振式传感器在温漂下的输出频率的变化稳定在±1 Hz,而且实现了谐振式传感器在红外辐射下频率的动态跟踪。     

等精度频率计的Verilog设计与仿真

本文描述了等精度测频的基本原理,采用Verilog HDL硬件编程语言在Quartus Prime开发平台上实现了设计、综合,利用ModelSim-Altera完成了仿真,仿真结果验证了等精度测频的方法能实现频率计设计。     

等精度频率计的FPGA设计

针对传统频率测量法不能满足等精度要求的缺点,提出一种等精度频率计的FPGA设计方法。设计系统各模块均由Altera公司的FPGA芯片EP2C35F672C8实现。试验结果表明,该系统可以实现在整个频率范围内测量精度一致,测量误差小,达到了等精度测量的要求。     

基于FPGA的数字频率计VHDL软件实现方法

运用VHDL在FPGA/CPLD器件上实现一种数字频率计测频系统,分析了数字频率计软件构成结构,并对其中的测频控制信号发生器电路进行了VHDL软件编程实现。     

基于CPLD的振弦式传感器的频率测量技术

振弦传感器具有谐振频率范围宽的特点。为了在较大频段内实现高精度测量,设计了一种用等精度测频法实现振弦式传感器频率测量的方法。在详细介绍等精度测频的基本原理的基础上,利用大规模可编程逻辑器件（CPLD／FPGA）实现了传感器频率的测量;同时,给出了用VHDL描述语言设计硬件电路的过程。所设计的测频系统具有硬件电路简洁、可靠,单片机控制器程序设计简单、测量速度快、可控性好等特点。实验结果表明,这种测频方法符合设计要求,取得了理想的效果,有较好的应用前景。     

An Assessment of PLC Software Structure Suitability for the Support of Flexible Manufacturing Processes

Industrial control engineers continue to make extensive use of ladder logic for programming programmable logic controllers (PLCs) although the limitations of the language are well recognized. Evaluations of alternative approaches have been conducted in academia but industrial users have shown little enthusiasm for the recommendations. This work addresses this by conducting an experimental evaluation using a range of skilled and unskilled participants to establish which of four software design methodologies is best suited to the support of flexible manufacture in a small program through an experiment in which ldquoright first timerdquo rates and completion time are measured. Unlike earlier work which had an emphasis on program creation, this paper reports on process modification. The object modelling tool tested, Enterprise Controls, was found to be the most effective methodology under study with the highest ldquoright first timerdquo rate as well as demonstrating a 80% time saving over traditional relay ladder logic. This was closely matched by step-based ladder logic, provided the concept is used correctly. Areas for further work include the assessment of program development time during setup and control performance in use.     

一种基于FPGA模拟微硬盘读写通道伺服信号系统的设计

模拟微硬盘读写通道伺服信号对微硬盘通道的设计以及测试都起着重要的作用,文章提出了一种基于高集成化直接数字频率合成技术的程控信号发生器实现模拟微硬盘读写通道伺服信号的设计方案,方案采用超大规模FPGA(field-programmable logic)集成高速PDSP(programmable digital signal processor)和直接数字频率合成技术(DDFS)设计,经试验证明,与传统使用分离器件和集成电路设计方案相比,通过该设计方案产生信号的质量高,波形光滑,不用再另接滤波电路且能输出2－100次谐波,电路设计有集成化、低功耗,简单化、易现场修改、便于程控等优点.     

基于PLD芯片的信号灯设计

可编程逻辑器件PLD（Programmable Logic Device）允许用户根据自己的要求实现相应的逻辑功能,并且可以多次编程,在用户设计过程中提供了更大的灵活性.常见的可编程逻辑器件有FPGA和CPLD.主要介绍数字频率计的工作原理与它的四个不同的功能模块.而信号灯设计在基于PLD芯片上进行设计,系统分为八分频组合逻辑电路、十进制计数器、输出组合逻辑电路等3个模块.     

使用MCS—8751单片机实现的可编程控制器

本文介绍一种用MCS—8751单片机实现可编程控制器，其特点是与编程器合为一体，使用方便，成本低，易扩展。     

一种基于FPGA高集成化的直接数字频率合成系统的设计

文章提出了一种基于高集成化的直接数字频率合成技术构成的程控信号发生器的设计方案，用于模拟微硬盘读写通道的伺服信号，方案采用超大规模FPGA（field-programmable logic）集成PDSP（programmable digital signal processor）设计和直接数字频率合成技术，试验结果证明，与传统使用分离器件设计方案相比，该方案能产生较高质量信号。电路设计有集成化、低功耗，简单化、易现场修改、便于程控等优点。     

类蜂巢结构快速样机平台的可测试性设计

类蜂巢结构快速样机平台(HLRESP)是一个基于现场可编程门阵列(FPGA)的通用样机平台，采用类似蜂窝状的系统结构。根据该样机平台特点，采用边界扫描技术进行板级和系统级的可测试性设计，扫描链路可以灵活配置，不仅能实现边界扫描测试，还能实现对可编程器件的在线编程，方便了样机平台的测试和调试工作，缩短了系统开发周期。     

发动机转速信号采集

介绍采集航空发动机非连续转速信号的波形转换电路、可编程逻辑电路设计,以及将测频法和测周法结合起来进行频率信号采集的软件设计方法,以实现对发动机转速状态的监控.     

相变存储器离散地址数据写入读出控制系统设计

采用传统系统受到干扰信号影响,控制能力变差,提出设计一种基于可编程逻辑阵列方式的相变存储器离散地址数据写入读出系统,可改善控制能力。选用Xilinx公司的Spartan-6芯片作为配置基础,设计抗干扰可编程逻辑阵列主—被动配置方案,促使硬件具有抵抗信号干扰的能力,以该方案对电路进行连接;将硬件主—被动配置软件功能进行设计,以时序图来展示控制结果,可抵抗外界信号造成的干扰。通过实验结果得出,该系统最低控制能力也可达到80%,即使在强信号干扰下,也能对离散地址数据写入与读出进行有效控制。     

VHDL语言设计可综合的微处理器内核*

详细介绍了用VHDL语言设计可逻辑综合的教学实验用CPU的过程。CPU指令系统构架采用RISC结构,设计上使用结构化编程方法,将CPU内核按照功能划分为不同的模块,采用VHDL语言设计每一个模块的内部功能和外围接口。所有的功能模块组合起来后,通过EDA工具进行CPU内核的逻辑综合和功能仿真,最后在可编程逻辑器件上实现这个完整的CPU内核。     

烘烤控制系统的UML建模与实现

钢包烘烤控制系统多采用可编程逻辑控制器做控制系统.针对钢包烘烤控制系统,以面向对象方法进行分析和建模,以统一建模语言为工具,进行系统功能分析、对象行为分析并建立系统时序图,从而为烘烤控制系统建立模型.经程序验证,在烘烤控制系统中引入面向对象思想,不仅简化了控制系统程序,并且提高了系统的可维护性.