VLIW体系中合一CACHE资源相关问题的解决方案

CACHE技术是现代计算机存储体系结构中普遍使用的一种重要技术。文章通过分析了合一CACHE和分离CACHE的特点,发现如果能解决合一CACHE中同时进行取指和存取数而引起的资源冲突问题,则能够更好地利用CACHE的功能。因此提出了一种VLIW体系中在合一CACHE的基础上增加一个填充指令BUF的方案,并从其指令界面的支持,硬件结构,和编译支持三个方面对该方案进行了阐述。并通过实例和实验数据证明它能够较有效地解决同时取指和取数的资源冲突问题。     

VLIW体系中合-CACHE资源相关问题的解决方案

CACHE技术是现代计算机存储体系结构中普遍使用的一种重要技术.文章通过分析了合一CACHE和分离CACHE的特点,发现如果能解决合一CACHE中同时进行取指和存取数而引起的资源冲突问题,则能够更好地利用CACHE的功能.因此提出了一种VLIW体系中在合一CACHE的基础上增加一个填充指令BUF的方案,并从其指令界面的支持,硬件结构,和编译支持三个方面对该方案进行了阐述.并通过实例和实验数据证明它能够较有效地解决同时取指和取数的资源冲突问题.     

病毒究竟能否隐藏在CACHE中？

无论是CPU内部CACHE,还是主板上的CACHE,其工作原理是大体相同的,就是首先把预计在将来有可能使用到的数据或程序代码由速度较低的内存复制到速度较快的CACHE中备用,之后当需要从内存读取数据时首先检查该数据是否已经存在于CACHE中,如果存在CACHE中就可以直接在CACHE中读写以达到节约时间的目的。     

怎样识别真伪CACHE

CACHE称为高速缓存,由处于CPU与主存之间的SRAM(静态存储器)组成.设置CACHE的目的是使CACHE内的指令和数据恰好是CPU近期所需的,这就使主机的速度提高到CACHE的速度的水平,从而接近CPU的速度.CACHE就其所处的位置分为:片内(INTERNAL)CACHE和片外(EXTERNAL)CACHE;就其工作方式可分为:写通(WRITE THROUGH)CACHE和写回(WRITE BACK)CACHE.     

实地址CACHE与虚地址CACHE

本文比较实地址CACHE与虚地址CACHE的特点,并给出在多处理机环境下解决CACHE一致性问题的几种方法。     

网络存储阵列中CACHE的设计

CACHE是连接CPU与内存的一种高速缓冲存储器,用于提高系统的读写性能.本文中的CACHE正是借用了这个名词,而非真正的CACHE,用内存模拟CACHE来实现高速的数据缓冲.     

面向CMP体系结构的二级CACHE替换算法设计

片上多处理器体系结构（CMP）能够有效地挖掘程序线程级和指令级的并行性.典型的CMP体系结构中二级CACHE被多个处理器内核共享,这提高了二级CACHE利用率并且能避免复制存储器硬件资源.但内核的分支误预测导致错误路径上的LOAD缺失向共享的二级CACHE中写入无用数据,造成二级CACHE的污染.这降低了其他内核对二级CACHE空间的占用率,增加了二级CACHE缺失率,引起了存储资源在线程间分配的不均衡,甚至导致线程饥饿,影响处理器的整体性能.本文提出一种适用于CMP处理器的轻污染二级CACHE替换算法,优先将这些错误路径上的数据替换出去,缓解了二级CACHE污染对性能造成的影响.     

以空间换时间的CACHE

在使用电脑时,你会经常遇到CACHE这个词,它是什么意思?对电脑及用户有什么意义?什么是瓶颈?如何利用CACHE来减少和避免瓶颈对系统资源的浪费?读过《以空间换时间的CACHE》,你一定会有所收获的。     

基于内容的代理服务器高速缓冲器研究

该文提出了一种新的加强代理服务器CACHE的技术。首先给出CHACE内容的标题层、逻辑层、物理层的三层模型。对其内容进行索引,以便比较、查询。并给出了考虑文件存储空间、访问时间的LRU算法,保证CACHE中内容总是最相关、使用率高的内容。提高了具有相同目的用户的访问效率。     

嵌入式系统中的CACHE问题

描述了在实时嵌入式系统开发中遇到的与CACHE有关的问题。对引起这些问题的原因———CACHE和RAM的不一致性进行了讨论。最后,提出了解决问题的方法。     

Internet服务器负载均衡的研究与实现

首先分析了Internet服务器负载均衡技术与负载均衡的策略,然后提出了基于智能DNS与CACHHE技术相结合的CDN(Content Distribute Network)网络实现不同地区Internet服务器负载均衡的方法,建立了CDN实验床网络并给出了Internet服务器负载均衡和网络性能测试的结果,测试结果表明提出的方法是可行的、有效的,大大提高了用户的访问效率.     

基于FPGA的高分辨率全景图像处理平台

以 FPGA 为核心,利用其内部的 Avalon 总线技术,在 SoPC Builder 中将 Flash 和 SRAM 从外设及自己设计的两个 DMA 采集和 DMA 显示主外设集成到一个 Avalon 系统中,构建出基于 FPGA的全景图像实时处理平台。结果证明,本系统可以完成对分辨率为2 048×2 048、15f/s 的 Camera Link接口全景图像的实时采集、存储并解算成适于观察的柱面图像,并以1024×768的分辨率实时显示。     

基于DSP的高速图像数据处理机制的设计

本文基于模拟器件公司的Blackfin系列DSP,设计实现了一套完整的高速图像采集压缩编码系统。本文主要针对该系统中的三部分高速大量数据流进行了分析,深入讨论了其产生的原因及其对系统性能的影响。根据BlackfinDSP特有的PPI接口以及为图像处理专门优化过的DMA机制,设计了完整的高速图像数据处理机制,其中包括了对于三部分数据流专门设计的三套子机制:原始图像数据的采集、图像处理最小单元的提取和搬移以及压缩后图像数据的搬移,通过PPI接口、乒乓缓存和循环缓存与DMA和Memory-DMA的配合实现了高效率的图像数据处理。     

内网智能DNS在流量迁移中的应用

本文介绍了在多出口复杂网络环境中，如何通过内部DNSCACHE，来引导和迁移出口设备的网络流量，从而达到优化网络的目的。     

基于SOPC的VGA显示技术的研究

介绍了基于SOPC技术的图像显示系统。存储在SRAM中的图像数据经过DMA通道高速传输到VGA控制器,然后由VGA控制器产生时序在VGA显示器上显示。整个系统由一片Mtera公司的FPGA芯片EP1C20以及外围的存储器和接口电路构成。实验表明,采用SOPC技术构建的VGA显示系统体积小、功耗低、可靠性强。     

面向FT-M7002的高斯滤波算法优化实现

国产自主研发的飞腾系列高性能DSP处理器在图像处理领域的应用,对面向该平台的高性能图像处理算法提出了强烈需求.高斯滤波作为图像处理的基础算法,能有效滤除图像中的高斯噪声,在图像处理领域具有广泛应用.针对飞腾高性能DSP的体系结构特点与高斯滤波算法特性,实现了面向飞腾高性能DSP的高斯滤波算法优化.通过手工向量化、控制流消除和循环展开等优化手段充分利用数据级与指令级并行性,从而减少数据访存次数,提高指令执行效率.针对FT-M T2内核中的DM A硬件及向量存储器结构特点,进行了"乒-乓"缓存、DM A数组转置等优化,以减少数据传输时间,提高数据局部性.多种滤波核大小及图像矩阵规模下的测试结果表明,相对于高斯滤波算法的串行实现,该并行优化实现获得了1.3～1.41倍的加速比.在开启Cache的情况下,相较于dsplib库中高斯滤波算法在T M S320C6678平台上的运行性能,获得了1.15～1.71倍的加速效果.     

嵌入式虹膜图像采集及预处理

简要介绍了Blackfin561的DMA功能和BMP文件的格式,叙述了在基于Blackfin561的嵌入式操作系统uClinux下并行外部接口(PPI)驱动程序的框架,以及驱动程序中各个函数的具体功能与实现方式。完成了虹膜图像数据的采集,并对图像数据进行了预处理,提取其中所有亮度信息,生成BMP图像文件。同时指出了调试过程中常遇的问题以及解决方法。     

实时图像处理系统的DSP实现

本文以TI公司的DSP芯片TMS320C6204为例,结合IDT公司的先进先出缓存芯片IDT72V3640,介绍了其扩展总线XB在DMA控制下对FTFO进行读写,以实现对图像的实时采集、处理。     

机载偏振成像系统的数据采集

介绍了机载偏振成像系统中的3路CCD相机同步控制PCI图像采集卡的工作原理，详细阐述了图像数据采集系统的硬件结构设计和图像采集卡的驱动编程方法，介绍了为实现高速图像数据传输需求所采用的DMA、多线程和双缓冲技术。本系统实现了Windows2000操作系统下同步控制3路CCD相机，以20MB／s数据率完成高速数据的传输与存储。