GAL技术在图像帧存设计中的应用

GAL(generic array logic)即通用阵列逻辑,它是美国LATTICE半导体公司于1983年发明的一种可电擦写、可重复编程、可加密的逻辑器件。它采用了“阵列逻辑”的技术,利用“半定做”(semicuston)的设计方法,在已制成的“半定做”系列电路的基础上,可由用户自己编程。用GAL芯片可实现任意组合时序逻辑和各种复杂的控制电路,且一片器件至少可使用百次以上。由于GAL芯片是用E~3CMOS制造的,故具     

LTE系统中上行数据组装过程研究与实现

介绍了LTE系统中上行数据组合过程的原理与特点,主要分析了LTE技术中逻辑信道优先级中采用的令牌桶算法,论述了逻辑信道资源分配机制与上行数据复用过程采用的方案。针对LTE技术中的逻辑信道复用与上行数据组装过程,提出了一种改进的可用于实现的数据组装方案。最后总结了LTE系统中逻辑信道映射的优势,根据现有方案实现的代码进行测试,验证方案的正确性。     

环绕立体声处理器一览

近年来,方兴未艾的家庭影院,在音响组合系统中,主要是靠环绕立体声来烘托与渲染的。其中定向逻辑环绕声仍是当今采用最多的一种环绕立体声。那么,采用定向逻辑环绕声如何建立家庭影院的音响效果呢?通常有两种方法可以实现:一种是使用音视频合用的AV环绕声放大器,它可连接5个扬     

基于DNA链置换的三级联组合分子逻辑电路设计

DNA计算研究内容繁多复杂,DNA复杂逻辑电路的搭建属于DNA计算的一个重要研究分支,其中逻辑门的构建属于DNA复杂逻辑电路搭建的基础研究,设计出更为简单的逻辑门可以为研究者搭建复杂电路提供参考,节省基础研究的宝贵时间。针对上述问题,该文利用使能控制端思想,采用DNA链置换技术,设计了与或、与非或非和异或同或3种DNA组合逻辑门。结果显示,设计的3种组合逻辑门可实现6种逻辑运算功能,并利用所构建的组合逻辑门成功构造了多级联组合分子逻辑电路,为DNA计算提供了更多的解决方案,促进了DNA计算机的发展。     

应用多路选择器设计多输入逻辑电路

数字逻辑化简是数字系统中的一个重要问题,经典方法采用布尔代数式和卡诺图化简,现代虽可采用计算机辅助逻辑综合,但在一般数字设备中,手工的卡诺图化简仍不失为有效手段,可是它在多变量(大于5、6变量)的情况下,便难于处理,为此,如何充分发挥现有中规模器件集成度较高的优点,扩展其逻辑功能,以便用于常用数字系统中组合逻辑及时序逻辑网络综合。多路选择器在处理这类问题上,有其特有的优点,本文拟就多路选择器扩展应用于多输入逻辑设计作一简要介绍。     

ABEL语言对逻辑设计的描述

可编程逻辑器件PLD是当今国际上流行的最新一代电子数字逻辑器件,其最突出的特点是可由用户自己定义其逻辑功能,因而能适应各种各样应用的不同要求。而且利于简化系统设计,缩小系统规模,提高系统可靠性,同时对电路修改也带来了极大的方便。因此PLD器件越来越为广大科研和技术工作人员所采用。ABEL则是一种开发PLD的高级语言,这种计算机语言能够采用诸如逻辑方程、真值表、状态图等习惯方式来描述逻辑。这为PLD的开发应用带来了方便,本文以可逆的十进制计数器为例,采用上述常用的三种方式用ABEL语言来描述其逻辑。本文例举的三种ABEL程序都表达了同一个设计,得到同一个结果。即得到同一个SIM、DOC、JED等文件。旨在说明用ABEL语言来描述一个设计的方法。上述三种方式为工程技术人员提供了一种选择,即你可选择你自己认为是最简单方便的方式来描述你的设计,也可是三种方式的某一种,或三者的组合方式。     

在系统集成中的可编程器件（二）

带宏单元的复杂PLD—EPLD 简单PLD器件除了编程逻辑单元的门数比较少(在500个等效门以内)之外,通常它所实现的输入和输出的逻辑映射也比较简单,一般是组合逻辑形式的逻辑函数,此外多数早期PLD产品的编程元件也多为一次性的。为了克服上述问题,复杂PLD元件着重在两方面有改进:一是引进宏单元扩展逻辑功能单元的功能,例如对I/O端编程控制可扩大输入端数量;对输出形式编程控制可输出同步寄存方式和非同步组合方式的逻辑函数以及对输出反馈控制可实现较为复杂的逻辑函数。另一个改进是引入可重复编程的配置储存元件和开关元件,如EPROM和E~2PROM及其传输门互连开关。这种可重编辑元件占     

支持多种I/O标准-CPLD所应具备的一项重要指标

在可编程逻辑器件(PLD)领域,虽然人们较多地关注大型、复杂、基于查表的现场可编程门阵列(FPGA),同时有越来越多的设计采用基于乘积项的CPLD器件来实现控制逻辑、逻辑译码和组合逻辑等功能。在需要实现非常高速的逻辑功能或者不允许在上电期间配置逻辑(由于定时或其它因素)的场合,设计人员都会首选CPLD。此外,大部分CPLD的软件相对容易获得,通常可通过供货商的网站下载,而且能够相对快捷地完成设计并满足性能的需要。 CPLD供应商正逐渐地改进这些乘积项器件的制造工艺。目前,Altera已经开始供应采用0.22微米、四层金属布线工艺、芯核工作电压为     

数据选择器在数字电路中的应用

数据选择器作为数字电路中的组合逻辑主要集成元件之一,除了具有传统的数据传输和分配功能之外,还可用作逻辑函数发生器。以中规模集成数据选择器74LS157和74HC151为例,通过3个实例详细介绍以上2种功能,更好地理解和扩展集成器件的性能和用途,达到举一反三、灵活运用的目的。同时,使用数据选择器和译码器在实现组合逻辑函数功能方面也越来越受到重视。     

磁耦合元胞自动机逻辑器件的形状可重配置结构

磁耦合元胞自动机逻辑器件(即纳磁体逻辑器件)是后CMOS时代的一种极具潜力的新技术,具有无引线集成、极低功耗和天然非易失性等优点.纳磁体逻辑器件由纳米级单畴磁体构成,而磁体的形状是其一个重要的器件特征参数.本文研究了不同特殊形状纳磁体的转换特性,获得了改变特殊形状器件状态的时钟场值.提出了基于不同尺寸特殊形状纳磁体的可重配置择多逻辑门,采用OOMMF软件验证了形状择多逻辑门的输入可重配置性,得到了顺序配置不同输入组合所需的时钟场.该可重配置门结构的提出为磁性可编程逻辑计算电路的实现奠定了重要的理论基础.     

MachXO：非挥发PLD开发方案

Lattice公司的MachXO系列非挥发可无限次编程逻辑器件（PLD）被优化用于满足那些通常采用CPLD和低容量FPGA的应用的要求：胶合逻辑、总线桥、总线接口、上电控制和控制逻辑等。这些器件将CPLD和FPGA的功能集成在—个单芯片上。     

基于并行完备检测的高速异步流水线设计

为了有效地提升异步零协议逻辑(NCL)流水线的吞吐量,该文提出一种多阈值并行完备流水线。采用独特的半静态零协议阈值门建立异步组合逻辑,使数据串行传输的同时每级流水线数据处理和完备检测并行进行,以串并结合的工作方式提升吞吐量。同时新阈值门的使用降低了流水线空周期时的静态功耗。基于SMIC 0.18μm标准CMOS工艺对所提出的流水线进行了分析测试。与现有流水线比较显示,当组合逻辑为四位串行进位全加器时,新的流水线吞吐量提升62.8%,静态功耗减少40.5%,可用于高速低功耗的异步电路设计。     

基于有色Petri网的模型驱动SOA服务模型组合

在模型驱动SOA的框架下,业务流程层的合理创建可验证的流程服务。通过形式化定义了服务组合过程中的5种基本的逻辑结构,采用有色Petri网表示,并将其抽象成为服务的代数运算;在此基础上,提出了经过服务运算后得到的服务性质以及组合服务的构造方法;最后通过实例,说明该建模方法可以保证组合的服务是正确而且可终止的。     

太阳能电池刻蚀机的控制系统研究

太阳能电池刻蚀机的自动生产流程是逻辑控制系统,提出采用树形结构对逻辑控制系统进行分析,各子系统用树形结构进行设计,终端子系统采用时序图方法进行设计,综合了组合逻辑和时序逻辑控制。此方法应用于自动太阳能电池刻蚀机,提高了系统的处理速度和可靠性。     

基于神经网络的逻辑门NBTI退化建模与计算

提出了基于神经网络的逻辑门退化延迟模型。根据逻辑门延迟数据特征,采用神经网络BP算法,对仿真样本数据进行训练,获得7种基本逻辑门延迟退化计算方法以及网络模型参数。基于45 nm CMOS工艺进行验证,模型计算值与Spice仿真数据的误差不超过5%。在此基础上,提出NBTI效应下的电路路径延迟退化计算流程,并编写计算程序,对基本逻辑门构成的任意组合逻辑电路(ISCAS85)进行NBTI退化分析,获得路径时序的NBTI退化量。采用该模型,可在电路设计阶段预测电路时序,为高性能、高可靠性数字集成电路的设计提供重要依据。     

基于SRAM编程技术的PLD核心可重构电路结构设计

CPLD相对于FPGA更适合实现时序逻辑较少而组合逻辑相对复杂的功能,比如复杂的状态机和译码电路等。CPLD的EEPROM编程技术不适合动态可重构的应用。本文针对CPLD的核心可编程结构：P-Term和可编程互连线,采用2．5V、0．25μm CMOS工艺设计了功能相近的基于SRAM编程技术的可重构电路结构。新的电路结构可以通过可编程方式有效控制功耗和速度的折衷,并且相对于传统的CPLD互联结构减少了50％的编程数据。在动态可重构系统中,采用上述新结构的PLD相对于FPGA可以更有效地实现可重构的复杂状态机和译码电路等应用。     

论文写作指南(一)

正一般而言,论文的主要组成依次包括以下几部分内容:题名、作者署名、摘要、关键词、引言、正文、结论和参考文献。1.题名题名是以最恰当、最简明的词语反映报告、论文中最重要的特定内容的逻辑组合,是一篇科技论文精华的凝练和体现。题名撰写要求主要有:(1)题名应简洁明了。一般不宜超过20个汉字,所对应的外文(本刊为英文)题名不宜超过10个实词。题名语意未尽时,可采用副题名补充说明未尽之处。     

GH3123A集成电路自动测试仪性能简介

GH3123A型集成电路自动测试仪(以下简称测试仪),适用于24脚以内中、小规模数字集成电路逻辑功能与直流参数的测试。测试对象为TTL、CMOS、HCMOS、HTL系列器件,包括各类门电路、组合电路、时序电路(触发器,计数器,移位寄存器)及MOS开关等。测试仪采用微处理器控制,2000多种器件的测试程序,固化在机内EPROM中,只要输入被测件(DUT)的型号就可自动完成测试并自动判断DUT是否合格。测试结果采用CRT显示并伴有声音提示,可连接标准打印机打印输出。测试仪采用变电源测试逻辑功能,测试严格。精确的微电流测试,完全满足CMOS电路的测试要求。测试仪具有管脚接触判断功能,能自动判断接触不良的管脚号并中止测试。测试仪软件功能齐全,具备多种测量模式可供用户选择,测试操作简单,可靠耐用,性价比极高,是工厂、部队、院校和科研单位用于测试数字集成电路先进的检测工具。该测试仪具有如下特点:     

论文写作指南

一般而言,论文的主要组成依次包括以下几部分内容:题名、作者署名、摘要、关键词、引言、正文、结论和参考文献。1.题名题名是以最恰当、最简明的词语反映报告、论文中最重要的特定内容的逻辑组合,是一篇科技论文精华的凝练和体现。题名撰写要求主要有:(1)题名应简洁明了。一般不宜超过20个汉字,所对应的外文(本刊为英文)题名不宜超过10个实词。题名语意未尽时,可采用副题名补充说明未尽之处。     

十值"阈"门和T门电路的研究

介绍了一种结构简单的十值"阈"门,并采用该十值"阈"门和我国提出的多元逻辑(DYL)电路,设计了一个多功能通用十值T门电路.十值T门在构成十值逻辑系统时具有独立的完备性,它们可用于实现任何十值组合逻辑和时序逻辑.