基于覆盖率驱动的高性能DSP指令集验证方法

针对传统定向测试效率较低且容易遗漏边界条件,以及测试平台扩展性、移植性差等问题,利用SystemVerilog的面向对象特性、随机约束求解机制以及覆盖率统计机制,提出一种快速搭建覆盖率驱动的随机测试平台的方法。采用面向对象方法对指令集建模,同时定义功能覆盖点和交叉覆盖率,并对随机约束规则进行描述,利用SystemVerilog的约束求解机制在覆盖率驱动下生成大量的测试指令码。对"银河飞腾"高性能DSP芯片指令集进行验证,结果表明,与定向测试相比,随机测试的寄存器和数据通路覆盖率提高50%,操作数覆盖率提高90%以上,交叉覆盖率提高75%以上,同时功能覆盖率能在较短的时间内达到预期值,从而缩短验证周期。     

基于System Verilog的可重用验证平台

采用System Verilog语言设计了一种具有层次化结构的可重用验证平台,该平台能够产生各种随机、定向、错误测试向量,并提供功能覆盖率计算。将验证平台在Synopsys公司的VCS仿真工具上运行,并应用到包交换芯片的仿真验证中。仿真结果显示,新设计的验证平台能通过修改随机信号约束条件和产生随机信号的权重值,使芯片的功能覆盖率达到100%。     

基于VMM方法学的系统级软硬件协同仿真验证

针对一款高性能复杂SoC芯片的设计,提出了一种新的软硬件协同仿真验证方案。通过比较仿真环境中软硬件间通信的各种实现方式,构建了一种新的符合VMM标准的验证平台。同时为加快覆盖率的收敛速度,给出了随机激励约束的优化方法。实践表明,新的约束和仿真方式使覆盖率收敛速度提高数倍,验证效率显著提高。     

一种应用于SoC的总线系统模拟验证方法

提出一种基于模拟仿真和覆盖率分析的方法．通过前期使用带约束的随机测试向量进行模拟仿真、在达到一定覆盖率后进行覆盖率分析、然后手工生成测试向量提高覆盖率的方法,对一款SoC芯片的总线系统进行验证,有效地减少了验证仿真所需时间,得到了预期的验证结果．     

基于UVM实现时间同步电路的功能验证

时间同步电路模块是某款在研网络通信SoC芯片的核心IP之一,为通信网络子系统之间提供精准的时间同步功能,因此对其功能正确的验证具有重要意义。如果采用传统的定向测试方法对其验证将很难遍历到所有情况,而采用受约束的随机测试、基于覆盖率驱动的UVM验证方法学,能大量减小验证激励的开发项,有效穷举要验证的功能点。文中介绍了基于UVM验证方法学验证平台设计实现的过程,经过仿真验证和覆盖率的统计分析,证明采用该方法能高效地检查出设计的缺陷,减少了验证花费的时间。     

覆盖率驱动的芯片功能验证设计与实现

随着芯片集成度的发展,芯片性能越来越高,而上市时间越来越短,芯片验证在芯片设计中非常关键并贯穿于整个设计过程,验证的效率和质量直接决定着芯片的成败。提出了基于覆盖率驱动的芯片功能验证方法,定义了基于功能点覆盖率驱动的验证流程,利用PSL语言描述断言检查很有效,通过模拟工具检查断言是否成功,从而判断设计是否满足系统的功能要求。在网络接口芯片实际应用中,有效地降低了验证工作的复杂度,同时提高了验证的速度和质量。利用功能覆盖率数据判断测试激励的正确性和完整性,同时用覆盖率数据定量评价验证进程,提高了整个设计的效率。     

基于UVM实现时间同步电路的功能验证

时间同步电路模块是某款在研网络通信SoC芯片的核心IP之一,为通信网络子系统之间提供精准的时间同步功能,因此对其功能正确的验证具有重要意义.如果采用传统的定向测试方法对其验证将很难遍历到所有情况,而采用受约束的随机测试、基于覆盖率驱动的UVM验证方法学,能大量减小验证激励的开发项,有效穷举要验证的功能点.文中介绍了基于UVM验证方法学验证平台设计实现的过程,经过仿真验证和覆盖率的统计分析,证明采用该方法能高效地检查出设计的缺陷,减少了验证花费的时间.     

覆盖率驱动的随机测试生成技术综述

随机测试生成技术是当今大规模集成电路仿真验证流程中的一项重要支撑技术.覆盖率驱动的随机测试生成方法是目前该领域研究的热点之一,其目标是通过覆盖率指导测试向量生成,减少重复测试向量,加速验证的收敛过程,提高验证的自动化程度和效率.文中全面综述了覆盖率驱动的随机测试生成技术的发展历程、研究现状和技术分类,并结合具体实例对各种方法及其面临的主要问题进行了讨论、评价和总结.     

嵌入式处理器在片调试功能的验证

以龙芯1号处理器为研究对象,探讨了基于JTAG的处理器在片调试功能的验证方法.根据在片调试的结构特征建立了功能覆盖率模型,并以访存模式为基准分步建立虚拟验证原型.整个验证将定向功能测试和指令集随机测试有机地结合起来,迅速定位了设计中多个难以发现的错误.最终验证的功能覆盖率达到100%,FPGA原型经长时间运行无误.     

曙光5000芯片组系统级功能验证平台

曙光5000芯片组是曙光5000计算单元中的系统控制器,它通过HT接口连接两颗CPU并提供高速网络通信能力。为了确保曙光5000芯片组的功能正确性,我们为其设计了系统级功能验证平台SVP。SVP采用分层结构对系统进行建模,通过对本地计算单元的系统软件行为、硬件平台功能以及远程计算单元的网络行为进行模拟,提供了接近真实系统的验证环境。在曙光5000芯片组的验证过程中,SVP发现并排除了逻辑设计中的大多数功能错误,通过并行验证加速了验证覆盖率的收敛过程。     

一种基于贝叶斯网络的随机测试方法在Cache一致性验证中的设计与实现

随着集成电路设计复杂度指数级增长,功能验证已经越来越成为大规模芯片设计的瓶颈,而在多核处理器中,Cache一致性协议十分复杂,验证难度大。针对Cache一致性协议验证提出基于模拟验证的一种基于贝叶斯网络的随机测试生成方法,解决Cache一致性协议状态空间爆炸的问题。首先分析了Cache一致性协议及基于贝叶斯网络推理的CDG方法,并将CDG方法应用于Cache一致性的验证。以FT处理器中的Cache一致性协议验证为例,对比伪随机测试,使用CDG方法将覆盖率提高近30%。     

功能覆盖率驱动的TAU/MVBC模块验证*

本文基于验证方法学(VMM),使用硬件验证语言搭建分层可复用的TAU/MVBC验证环境,利用功能覆盖率结果对随机激励生成器进行导向,同时使用断言覆盖未达到的边角情况,在合理的时间内达到了预定的覆盖率要求。结果表明,覆盖率导向的带约束随机激励生成方法通过提高对覆盖率贡献较大的小概率事件出现的次数,有效地提高了验证效率。     

基于反馈约束的SRAM接口时序分析方法

FPGA验证作为保证FPGA产品功能和可靠性的重要手段已经备受关注。对接口芯片时序的验证通常通过布局布线后仿真来进行,但布局布线后仿真需要耗费大量的时间。本文介绍了一种基于反馈的SRAM接口时序验证的方法,将FPGA输入输出连接成一个回路,验证结果表明,与动态仿真验证相比,该种静态时序验证方法可以较早、快速、精确定位FPGA接口时序设计存在的问题。缩短了验证时间,提高了验证效率、准确性和覆盖率。     

基于覆盖率模型的AMBA接口随机验证方法

AMBA协议是主流SoC(system-on-chip)片上总线的事实标准。结合龙芯1号AHB接口的验证,介绍了基于覆盖率模型的AMBA接口随机验证的系统架构,提出了AHB协议模型的定义方法,采用约束化随机向量对目标空间产生强化测试。该方法迅速定位了接口设计中隐蔽的问题,最终达到了100％的功能覆盖率。该方法能够有效地保证接口设计的质量,对互连协议的验证具有普适意义。     

面向专用指令集处理器设计的软硬件协同验证

为提高专用指令集处理器设计中的验证效率和覆盖率,将专用指令集处理器的寄存器传输级设计验证与汇编器、指令集模拟器等软件开发工具的测试相结合,提出一种软硬件协同验证方法。该方法按照覆盖率要求由软件自动产生测试程序和数据,将利用汇编器产生的机器指令输入到指令集模拟器和硬件仿真工具分别进行软硬件仿真,通过软硬件仿真结果自动比对得出联合验证结果。实践证明,该方法能够有效提高验证效率和覆盖率,缩短验证周期。     

基于锚点类的GDA标准接口测试方法

介绍一种GDA标准接口的自动化测试方法。选择业务系统相关的锚点类．根据锚点类去除CIM模型中对业务系统无效的搓型,制定对业务系统有效的测试模型,分析测试数据,根据测试模型自动化生成测试的输入和期望输出．从而实现对GDA标准接口的自动化测试。与传统的测试方法相比,可适用于任意的CIM模型,任意的测试数据,随机生成测试的输入数据．保证测试的有效性、准备性及覆盖性。     

基于遗传算法的全芯片级覆盖率驱动随机验证技术

随机测试生成技术是当今大规模集成电路仿真验证流程中的重要支撑技术.覆盖率驱动的随机测试生成方法是目前该领域研究的热点.遗传算法具有部分优化问题的黑盒特性,不需要了解问题的太多先验知识,适合处理黑盒优化问题.因此,将遗传算法应用在覆盖率反馈驱动随机测试生成时,不需要复杂的领域先验知识,节约了大量的专家时间,提高了验证的自动化程度.分析了各种基于遗传算法的覆盖率驱动的随机测试生成方法,并在此基础上设计和实现了基于遗传算法的全芯片级覆盖率驱动随机验证平台.该平台被实际应用在龙芯处理器的验证中,实验结果表明,平台有效提高了验证效率.