基于失效特征的静电损伤分析研究

静电放电损伤失效分析是电子制造企业分析产品质量问题和提高产品质量可靠性的难点和关键技术之一。总结梳理生产制造过程中常见的静电源和释放通路,研究元器件静电放电损伤的敏感结构,研究静电放电损伤的失效机理及其典型形貌特征,探讨静电损伤(ESD)、过电损伤(EOS)和缺陷诱发失效的鉴别方法。最后将这些方法应用在具体的失效案例中,为企业开展静电放电失效分析工作提供一种有效的鉴别分析方法。     

MOS器件的ESD失效

静电放电(ESD)对半导体器件,尤其是金属氧化物半导体(MOS)器件的影响日趋凸显,而相关的研究也是备受关注.综述了静电放电机理和3种常用的放电模型,遭受ESD应力后的MOS器件失效机理,MOS器件的两种失效模式;总结了ESD潜在性失效灵敏表征参量及检测方法;并提出了相应的静电防护措施.     

由版图引起的CMOS ESD保护电路失效的分析

ESD保护电路已经成为CMOS集成电路不可或缺的组成部分,在当前CMOS IC特征尺寸进入深亚微米时代后,如何避免由ESD应力导致的保护电路的击穿已经成为CMOS IC设计过程中一个棘手的问题.光发射显微镜利用了IC芯片失效点所产生的显微红外发光现象可以对失效部位进行定位,结合版图分析以及微分析技术,如扫描电子显微镜SEM、聚焦离子束FIB等的应用可以揭示ESD保护电路的失效原因及其机理.通过对两个击穿失效的CMOS功率ICESD保护电路实际案例的分析和研究,提出了改进ESD保护电路版图设计的途径.     

E2PROM工艺的ESD保护电路失效分析

ESD保护电路已经成为集成电路不可或缺的组成部分,如何避免由ESD应力导致的保护电路的击穿已经成为CMOSIC设计过程中一个棘手的问题。光发射显微镜利用了IC芯片失效点所产生的显微红外发光现象可以对失效部位进行定位,结合版图分析以及微分析技术,如扫描电子显微镜SEM、微红外发光显示设备EMMI等的应用可以揭示ESD保护电路的失效原因及机理。文章通过对一组击穿失效的E2PROM工艺的ESD保护电路实际案例的分析和研究,介绍了几种分析工具,并且在ESD失效机制的基础上,提出了改进ESD保护电路的设计途径。     

基于单端系统时钟信号的ESD软失效研究

静电放电(ESD)软失效会导致电子产品可靠性变差,产生后续功能性失效。针对这一设计前期难以预测的问题,提出单端系统时钟信号的ESD软失效分析方案,通过计算机系统技术(CST)仿真拟定软失效发生的电流阈值,从而预测软失效发生的可能性。该方案可以在设计前期预测ESD软失效发生的可能性,减少设计修改时间,节约成本,提高研发效率。     

ESD的防护策略

通过对现行的一些ESD防护方案的分析,发现了它们的缺陷：对电气应力与静电放电区分不清,系统未能有效地识别：提出了确立防护方案的基本条件：明确系统的防护等级,遵从各类标准的性能指标要求,实施ESD管理.并结合生产的实际情况,从防护等级的确立、数据的获取、装置的监控、防护措施的确定以及防护方案的实施,讨论了工业生产中的ESD防护;从包装材料的筛选、包装的检查、包装标注和测试,分析了ESD防护包装的具体实现;从工作面、工作间的测试和接地的有效搭接,研究了ESD的防护与控制策略.     

基于工业数据挖掘的ESD软失效分析

针对电子产品出货后出现ESD软失效而导致的退货现象,文章通过机器学习算法分析产品ICT电性能测试参数、生产线ESD防护监控数据和产品ESD软失效的相关性。集成算法模型经过优化,分类准确率达到0.88,可以用于量产电子产品的ESD软失效的识别和出货风险管控。同时,利用ESD防护监控点风险指数数据集可以提高产品ESD软失效的识别准确率（8.6%）。安装部署基于物联网技术的静电放电防护监控系统,对管控电子产品生产过程中的ESD软失效风险以及控制出货风险是很有帮助的,可以提高电子制造业防静电管控的智慧化水平。     

显卡芯片显示异常的失效分析

显卡芯片是构成计算机最重要的部件之一,运用芯片失效分析的方法和依照严谨的失效分析流程准确迅速地发现芯片失效的根本原因对显卡芯片及计算机系统集成制造的品质改善至关重要。由于显卡芯片具有一定的特殊性,因此我们根据半导体器件失效分析的基本流程提出了针对显卡芯片显示异常的失效分析的改进流程。同时通过对一组显卡芯片显示异常实际案...     

白光LED的失效机理分析

论述了白光发光二极管(LED)在封装和应用中存在的主要模式和失效机理,并介绍了若干失效分析实例,提出了可靠性保证措施,对于进一步完善白光LED封装技术、提高其寿命和可靠性提供参考.

Abstract：

Discussed are the main failure modes and mechanisms of white LEDs during the processes of package and applications. Several cases for analyzing the failures are introduced. Finally, some reliability assurance measures are suggested to improve the lifetime and reliability of white LEDs, which are helpful for further improvement of the packaging technology.     

基于STFOD结构的IC全芯片保护

在具有输入、输出静电保护的集成电路中,往往会出现非正常的静电损伤。这是由电源与地之间的静电压以及管脚之间的静电压通过内部电源线的放电而引起的。这种静电损伤给芯片的制造和使用带来了很大的困难。在基于传输诊测电路的电源到地NMOS ESD保护结构的基础上,设计了基于衬底触发场氧器件(STFOD)结构的箝位电路和版图,使芯片的静电等级得到大幅提高。     

CMOS SoC芯片ESD保护设计

本文提出从器件失效功率的角度,解释CMOS SoC（System On Chip）芯片的ESD（ElectrostaticDischarge）失效原因,总结了CMOS集成电路（IC）的多种ESD失效模式,研究了多电源系SoC芯片的ESD保护设计方法,提出了SoC芯片的ESD保护设计流程。     

基于CMOS工艺的IC卡芯片ESD保护电路

介绍了ESD保护结构的基本原理,并提出一个基于CMOS工艺用于IC卡芯片的保护电路.讨论了一些重要的设计参数对ESD保护电路性能的影响并进行了物理上的解释.     

MOS集成电路ESD保护技术研究

重点论述了ESD失效模式失效机理和MOS集成电路ESD保护电路。     

基于SIFT技术的集成电路失效缺陷分析

激励源诱导故障测试(SIFT)是一种新型的失效定位技术,可用于集成电路和分立器件中漏电、击穿、短路等失效点的定位及失效机理的分析。在介绍SIFT技术工作原理的基础上,利用该技术进行了六反相器电路的深埋层缺陷、收发器电路中电源与地之间漏电流失效和串行输出模数转换电路MOS器件欧姆短路的定位,并结合微结构观测分析了失效原因。研究结果表明,SIFT技术能有效分析光发射显微镜(EMMI)和激光光束诱导阻抗变化测试(OBIRCH)技术较难定位的缺陷,弥补了这些常规失效分析技术的不足。     

用于双极电路ESD保护的SCR结构设计失效分析

针对目前双极电路的ESD保护需求,引入SCR结构对芯片进行双极电路ESD保护。通过一次流片测试,发现加入SCR结构的电路芯片失效,SCR结构的I-V特性曲线未达到要求。从设计问题和工艺偏差两方面入手,分析了失效原因,通过模拟仿真,验证了失效是因为在版图设计时为节省版图面积,将结构P阱中NEMIT扩散区域边上用来箝位的电极开孔去掉造成的,并非工艺偏差导致的。通过二次流片测试,验证了失效原因分析的正确性,SCR器件结构抗ESD电压大于6kV,很好地满足了设计要求。     

CMOS片上电源总线ESD保护结构设计

随着集成电路制造技术的高速发展,特征尺寸越来越小,静电放电对器件可靠性的危害也日益增大,ESD保护电路设计已经成为IC设计中的一个重要部分.讨论了三种常见的CMOS集成电路电源总线ESD保护结构,分析了其电路结构、工作原理和存在的问题,进而提出了一种改进的ESD保护电源总线拓扑结构.运用HSPICE仿真验证了该结构的正确性,并在一款自主芯片中实际使用,ESD测试通过±3 000 V.