基于SOI工艺集成电路ESD保护网络分析与设计

由于SOI(Silicon-On-Insulator)工艺采用氧化物进行全介质隔离,而氧化物是热的不良导体,因此SOI ESD器件的散热问题使得SOI电路的ESD保护与设计遇到了新的挑战。阐述了一款基于部分耗尽SOI(PD SOI)工艺的数字信号处理电路(DSP)的ESD设计理念和方法,并且通过ESD测试、TLP分析等方法对其ESD保护网络进行分析,找出ESD网络设计的薄弱环节。通过对ESD器件与保护网络的设计优化,并经流片及实验验证,较大幅度地提高了电路的ESD保护性能。     

SOI—21世纪的硅集成电路技术

本文扼要介绍SOI材料的制备技术、SOI的优越性以及SOI的应用。     

深亚微米CMOS IC抗噪声ESD保护电路的设计

CMOS工艺技术缩小到深亚微米阶段，电路的静电(ESD)保护能力受到了更大的限制。因此，需要采取更加有效并且可靠的静电放电保护设计。文章提出了一种新型的ESD保护电路，以LVTSCR结构为基础，结合栅耦合技术以及抗噪声干扰技术。这种新型电路即使被意外触发也不会引起闩锁效应，提高了ESD保护电路的可靠性，实现了全芯片保护。     

SOI CMOS模拟集成电路发展概述

从SOI CMOS模拟集成电路(IC)中存在的关键问题——浮体效应——及其影响出发，介绍了在解决浮体效应以后，已实现的有代表性的模拟集成电路的发展状况。特别指出了SOI CMOS在实现RF电路及SOC芯片中的优点。     

新型高可靠硅集成电路SOI

SOI是英文Silicon-On-Insulator的简称,意为绝缘衬底上的硅。它通常有两种基本结构,如图1所示。第一种结构的绝缘衬底为蓝宝石,如图1（a）所示。第二种结构的绝缘膜包括SiO2、Si3N4、Al2O3以及其他介质,由于Si/SiO2界面性能稳定,缺陷密度较低,因此SiO2绝缘膜逐渐成为此类结构主流,如图1（b）所示。这两类结构均属于SOI这个范畴,为了区别起见,目前常把第一类结构称之为SOS（Silicon-On-Sapphire）,而把第二类结构称之为SOI。 SOS是制造抗辐射集成电路的首选材料,但SOS材料易碎,晶片面积受蓝宝石晶体的限制,比硅片面积小,芯片成品率很低,而且与硅集成工艺不完全相容,因而成本很     

多电源和多地的片上ESD保护

介绍了集成电路设计中的ESD保护的基本原理和几种常用的保护方法并比较其优劣。提出了在多电源、多地时特殊的ESD保护结构（栅耦合结构及共用泄放回路），以及该结构在不同应用中的变化。     

SOI技术及其应用

综述在氧化物绝缘层上生长硅技术（ＳＯＩ）的优点、特性、制作技术，以及实际应用。肯定了ＳＯＩ结构在半导体电路和器件研制、生产中具有重要的发展前景。指明了这是解决半导体电路和器件在各种辐射粒子影响和离温下工作时高可靠性的一个全新的技术任务。     

SOI技术的机遇和挑战

本文较为系统地描述了SOI技术的特点,分析了SOI技术中存在的问题和发展的潜力,最后得出了SOI技术将在特征尺寸小于0．1um,电源电压小于1V的新一代集成电路技术中得到了广泛应用。     

多次氧注入在制作SOI双极集成电路方面的应用

本文介绍用多次(低剂量)注氧的SOI衬底制作双极集成电路得到的辐射响应的改进情况。用这种衬底制作的双极74ALS00门电路与相同的体硅电路相比,对总剂量和剂量率辐射响应有所改进。     

SCR器件在CMOS静电保护电路中的应用

静电放电(ESD)对CMOS电路的可靠性构成了很大威胁。随着CMOS电路集成度的不断提高，其对ESD保护的要求也更加严格。针对近年来SCR器件更加广泛地被采用到CMOS静电保护电路中的情况，文章总结了SCR保护电路发展过程中各种电路的工作机理。旨在为集成电路设计人员提供ESD保护方面的设计思路以及努力方向。     

亚微米集成电路的ESD保护设计

介绍了一种带ESD瞬态检测的VDD-VSS之间的电压箝位结构,归纳了在设计全芯片ESD保护结构时需要注意的关键点;提出了一种亚微米集成电路全芯片ESD保护的设计方案,从实例中验证了亚微米集成电路的全芯片ESD保护设计.     

集成电路ESD设计验证技术

传输线脉冲(TLP)测试是当前电路设计工程师研究ESD保护器件特性和进行ESD加固设计的有力工具.分析了ESD应力作用下MOSFET的工作原理,指出精确测试保护器件或电路在ESD大电流应力下的I-V特性曲线,提取特征参数,将有利于ESD加固设计的一次成功;通过对典型TLP测试波形的分析,将TLP试验与器件的大电流响应建立联系;最后对扩散电阻和nMOSFET的TLP典型I-V特性进行了分析,并给出了实际的设计参数.     

CMOS集成电路中ESD保护技术研究

分析ESD失效的原因和失效模式,针对亚微米CMOS工艺对器件ESD保护能力的降低,从工艺、器件、电路三个层次对提高ESD保护能力的设计思路进行论述。工艺层次上通过增加ESD注入层和硅化物阻挡层实现ESD能力的提高;器件方面可针对电路的特点,选择合适的器件(如MOS,SCR,二极管及电阻)达到电路需要的ESD保护能力;电路方面采用栅耦和实现功能较强的ESD保护。     

一种新型互补电容耦合ESD保护电路

提出了一种改进型的基于亚微米工艺中ESD保护电路,它由互补式电容实现,结构与工艺简单。电路采用0.6μm1P2MCMOS工艺进行了验证,结果表明,ESD失效电压特性有较明显改善,可达3000V以上。     

深亚微米集成电路中的ESD保护问题

本文对深亚微米工艺所引起的集成电路抗静电能力下降的原因和传统保护电路设计的缺陷进行了深入的阐述,从制造工艺、保护电路元件和保护电路结构三方面对深亚微米集成电路中的ESD 保护改进技术进行了详细论述     

一种CCD静电保护电路的设计

介绍了一种适用于电荷耦合器件(CCD)的静电保护电路.在对该静电保护电路工作原理分析的基础上,通过电路仿真确定了静电保护电路中MOS管的电学参数,再由半导体器件仿真确定了其工艺条件,并按此条件制作了静电保护电路.通过人体模型静电放电试验对该静电保护电路进行测试,结果表明CCD的抗静电能力由原来的不足100 V提高到450 V.     

混合信号IC的ESD保护电路设计

从电路设计的角度,介绍了混合信号IC的输入、输出、电源箝位ESD保护电路.在此基础上,构建了一种混合信号IC全芯片ESD保护电路结构.该结构采用二极管正偏放电模式,以实现在较小的寄生电容情况下达到足够的ESD强度;另外,该结构在任意两个pad间均能形成ESD放电通路,同时将不同的电源域进行了隔离.     

微波混合集成电路的ESD设计

主要介绍了微波混合集成电路ESD设计的一些探索工作,对两种不同功能和形式的混合集成电路的抗静电能力和电路中的薄弱部位进行了研究和分析.依据实验摸底结果并结合电路的自身特点,有针对性地进行ESD保护电路设计,既有效提高了电路的抗静电能力,又保证电路的微波电性能不受较大的影响.试验结果表明,运用这种电路后,使得HE393B宽带放大器防静电能力从300 V提高到1 500 V,HE010电压产生器达到800 V.