H.264软件解码器的优化

分析了H．264软件解码器的结构，指出了影响速度的瓶颈，并给出了一种优化方案-从程序结构入手，结合MMX^TM技术，对H264软件解码器进行全面的优化。优化后的解码器在P3／800MHz以上的PC机上能够对于CIF格式的H．264序列进行实时解码。     

H.264/AVC视频编码标准中CAVLC解码器的设计

提出了一种应用于H.264/AVC的快速低功耗CAVLC解码器设计方法.对较复杂的几个模块进行了算法和结构上的优化,减少了占用的硬件资源,降低了实现复杂性.仿真结果表明:采用该方法设计的解码器可以正确解码每个变换块中的变换系数,且能在一个时钟周期解出一个句法,完全可以满足H.264视频实时解码的要求.     

H.264中CAVLC解码器的设计与优化

为了提高CAVLC解码器的解码速率,提出了一种优化的CAVLC解码器结构,主要包括level解码模块和RunBefore解码模块。level解码模块采用伪并行的结构解码幅值,实现了半个周期解码一个幅值;采用RunBefore与level快速合并的方法,在RunBefore解码完成的同时形成残差系数。建立了该优化结构的RTL模型,并验证了其功能的正确性。利用Xilinx公司的ISE13.3对该设计进行综合,结果显示该设计可以支持1 080 p高清视频的实时解码。     

基于H.264的Exp-Golomb解码器ASIC设计

本文设计了一种适用于H.264标准的Exp-Golomb硬件解码器,通过在电路设计中采用桶形移位器、首一检测器等关键单元,实现了码长的快速检测和码流的连续处理,单个时钟周期内可解一个句法元素,有效减少了硬件资源的损耗。     

基于H.264解码中CAVLC的优化

文章介绍了视频编解码标准H．264解码器的解码流程，并分析了解码器中的熵编码原理与过程．针对解码过程中所查码表的特点，提出了把码表适当分块来缩小其查表范围的优化方法。从而提高解码器在熵编码过程中的解码速度，以满足实时性的要求。     

基于TMS320DM642的H.264解码器优化

通过分析H.264软件解码器的结构和复杂度,确定了解码器在优化过程中的重点和难点,并结合TMS320DM642DSP性能特点,详细讨论了在TMS320DM642DSP平台上H.264解码器所采用的优化方法。这些方法主要涉及提高程序代码的并行性和增强存储器访问的效率,重点是运动补偿、IDCT等关键模块的优化。通过实验结果表明,本解码器可以实现CIF格式视频流的实时解码。     

H.264标准的特点及其改进研究

首先说明H．264标准中所采用的主要先进技术，然后对H．264标准的性能和复杂度进行分析，提出降低复杂度的方法，最后阐述视频编解码技术研究的方向和前景。     

H.264实时软件解码器的实现

对H.264测试模型JM8.4进行优化和改进.从分析模型结构入手,对解码流程进行调整.针对函数模块的耗时情况,采用SIMD技术对重要解码函数进行改写,使解码速度提高,在主流的PC机上可以对VGA和cif格式的H.264序列实时解码.     

基于OpenRISC1200的H.264视频解码器片上系统设计

新一代的压缩标准H.264以其高压缩率与高图像质量而备受青睐,将H.264集成于SoC(片上系统Sys-tern on chip)已成为必然的发展趋势.基于开源免费的32位OpenRISC1200 CPU,设计了H.264解码器SoC系统,系统以OpenRISC1200为核心控制模块,其他所有外围模块包括H.264解码...     

视频编码新标准——H.264

本文介绍了由ITU－T的VCEG和ISO／IEC的MPEG联合制定的视频编码新标准－－H.264，重点描述了H.264中所采用的视频编码新技术。     

基于H．264解码器的软件优化

为提高应用于移动终端的视频解码器的解码速度,根据DSP—BF533的特点,给出一个新型的优化方案,把解码执行程序分成数据解码和准备、高级解码、DMA3个软件模块．按照一定的规则并行执行以上3个模块,显著提高图像解码速度。     

H．264中CABAC解码器的硬件设计与实现

为了能够实时解高清视频码流,本文提出了一种高性能的CABAC解码器的硬件设计方案,优化了二进制算术解码的流程,并且利用有效的流水线机制和良好的存储系统,极大地提高了解码速度,达到了预定的要求,最后在FPGA上实现了设计方案,并在0．18工艺库的基础上得到了时钟频率167MHz,占用面积0．38mm~2的结果。     

基于SoC平台的H.264解码器IP核设计

介绍了SoC的发展概况和趋势,提出了一种基于SoC平台的H．264解码器优化设计架构。在设计中采取了灵活的帧场自适应解码策略,对于总线时序需求较高的模块采用了流水线设计,对总线进行了时分复用;在可变长解码部分．对各个功能模块进行了控制分离,这些优化除了可有效地减小时钟频率需求外,还可在一定程度上兼容其它的视额压缩标准．如MPEG-2。最后实现了这个设计,并给出了实验结果。     

高效的H．264指数哥伦布解码器设计

H．264视频压缩标准凭借高压缩比和较好的图像质量，已经作为一种新型的标准被广泛接受。由于H.264的解码复杂度很高，软件实现难以满足实时性的要求，所以需要采用硬件解码。本文提出了一种针对H．264视频编码标准的可变长指数哥伦布码解码的硬件设计结构，给出了一种系统解码时间消耗与系统资源占用较少的硬件设计方案，最后给出了设计最终的仿真以及后端设计的结果。     

H.264编解码器方案综述

介绍了几种常见的H．264编解码器的解决方案，对几款常用于视频处理的芯片进行了性能分析和比较，总结了实现过程中的关键技术。     

H.264基本流分析仪的设计与实现

在H.264产品研制和运营过程中,需要标准符合性测试工具来验证H.264编码器生成的码流是否符合H.264标准.详细介绍了H.264基本流分析仪的功能、设计和实现方法,并给出了实验结果.