H.264软件解码器的优化

分析了H．264软件解码器的结构，指出了影响速度的瓶颈，并给出了一种优化方案-从程序结构入手，结合MMX^TM技术，对H264软件解码器进行全面的优化。优化后的解码器在P3／800MHz以上的PC机上能够对于CIF格式的H．264序列进行实时解码。     

H.264解码在ADDSP-BF533上的实现和优化

首先介绍了H.264解码器结构和解码实现流程;然后重点阐述了H.264解码器在ADDSP-BF533上的实现和优化策略.实验结果表明,H.264解码器的实现方法和优化策略较为有效,能够满足DSP实时解码的需求.     

H.264/AVC视频编码标准中CAVLC解码器的设计

提出了一种应用于H.264/AVC的快速低功耗CAVLC解码器设计方法.对较复杂的几个模块进行了算法和结构上的优化,减少了占用的硬件资源,降低了实现复杂性.仿真结果表明:采用该方法设计的解码器可以正确解码每个变换块中的变换系数,且能在一个时钟周期解出一个句法,完全可以满足H.264视频实时解码的要求.     

利用ARM NEON OpenMax DL技术优化面向Cortex-A8的H.264解码器

本文将展示如何通过ARM NEON技术提高和优化基于软件的H.264视频解码器的性能.对RealView中的ARMProfiler以及真实硬件进行了数种测量,并给出了H.264和MPEG-4解码器及MPEG-4编码器的对应数据.与编译至Cortex-A8处理器架构的原始ARM优化C代码相比,Profiler上H.264解码器的总体性能提高了54%.     

MPEG-2到H.264的转码中的MV重用

介绍了H.264标准和转码技术，并提出了一种基于MV重用的MPEG-2到H.264的转码，用源码jm82进行了试验，结果显示能在只有0.1dB 左右的PSNR下降的情况下提高15%左右的转码速度。     

基于DSP的H.264解码器的优化1

该文讨论H.264解码器在TI公司的TMS320C64x系列DSP芯片上的实现方法,给出了在闻亭公司的DAM6416P处理平台上优化C语言代码的基本方法和在DAM6416P处理平台上对H.264解码器的C代码进行优化的具体措施.实验结果表明了该优化方法的合理性.     

基于TMS320DM642的H.264解码器优化

通过分析H.264软件解码器的结构和复杂度,确定了解码器在优化过程中的重点和难点,并结合TMS320DM642DSP性能特点,详细讨论了在TMS320DM642DSP平台上H.264解码器所采用的优化方法。这些方法主要涉及提高程序代码的并行性和增强存储器访问的效率,重点是运动补偿、IDCT等关键模块的优化。通过实验结果表明,本解码器可以实现CIF格式视频流的实时解码。     

基于TMS320DM642的H.264视频解码器设计

给出了基于TMS320DM642的H.264视频解码器的设计,并详细讨论了解码器的硬件结构、算法优化、存储器分配以及DSP的PCI驱动程序的编制.     

H.264解码器FPGA实现中的USB下载接口设计

本文介绍了如何利用USB接口为H.264解码器FPGA验证平台提供文件下载功能,并根据H.264解码器的特点分别从硬件设计、FPGA固件设计、USB驱动程序设计和USB应用程序设计四个方面对该系统的结构和功能进行了阐述.     

低运算复杂度的H.264解码器运动补偿模块

给出了一种针对H.264解码器中运动补偿模块的有损优化算法,旨在减少H.264解码器的总运算,以更好地适应便携式设备。算法主要对运动补偿模块中的1/2像素和1/4像素插值滤波器进行了优化。由实验结果可知,该算法能够有效地降低运动补偿模块的运算量,同时不会引起明显的视频质量的降低和漂移效应。     

基于TMS320DM6446的H．264编码器实现与优化

为实现DSP平台下的视频信号压缩处理,研究了H．264视频编码标准的性能和技术特点。选甩TMS320DM6446作为信号处理器,给出系统的硬件设计方案。简单分析了H．264几种开源软件,描述了X264编码器向TMS320DM6446平台的移植过程和优化方法,并重点研究改进算法结构和使用汇编指令优化的方法。实验结果表明,优化后的编码器在保证了较高图像质量的前提下,编码效率得到明显提高。     

H.264视频解码的软件优化

介绍了H.264视频解码原理,分析了基于Blackfin533的H.264解码的硬件平台和软件设计流程,重点讨论了C代码优化和汇编优化,最后对去方块滤波算法进行了具体优化,可缩短近10%的解码时间.     

H.264/AVC率失真优化技术综述

基于视频标准H.264/AVC,对率失真优化技术进行了较为详细的介绍,分析了其运动估计和宏块编码模式的率失真优化,并对当前的率失真优化算法进行了总结,给出了测试模型JM7.6的率失真优化算法及改进算法.     

Algorithm analysis and architecture design for HDTV applications - a look at the H.264/AVC video compressor system

In this article, we suggest some techniques to design the H.264/AVC video coding system for HDTV applications. The design exploration is made according to software profiling. The design considerations of system scheduling and pipelining are discussed followed by the architecture optimization of the significant modules. The efficient H.264/AVC video coding system is achieved by combining these techniques.     

基于ADSP-BF533处理器的去方块滤波器的实现及优化

H.264/AVC视频标准中去方块滤波对提高重建图像质量起着重要的作用,但较高的计算复杂度是其应用所面临的主要问题。简要介绍了H.264中的去方块滤波器的原理和工作过程,提出了在AD公司的BF533处理器上对其进行优化的方法。试验结果表明,优化后的去方块滤波模块满足了实时解码的要求。     

Rate distortion optimization for H.264 interframe coding: a general framework and algorithms.

Rate distortion (RD) optimization for H.264 interframe coding with complete baseline decoding compatibility is investigated on a frame basis. Using soft decision quantization (SDQ) rather than the standard hard decision quantization, we first establish a general framework in which motion estimation, quantization, and entropy coding (in H.264) for the current frame can be jointly designed to minimize a true RD cost given previously coded reference frames. We then propose three RD optimization algorithms--a graph-based algorithm for near optimal SDQ in H.264 baseline encoding given motion estimation and quantization step sizes, an algorithm for near optimal residual coding in H.264 baseline encoding given motion estimation, and an iterative overall algorithm to optimize H.264 baseline encoding for each individual frame given previously coded reference frames-with them embedded in the indicated order. The graph-based algorithm for near optimal SDQ is the core; given motion estimation and quantization step sizes, it is guaranteed to perform optimal SDQ if the weak adjacent block dependency utilized in the context adaptive variable length coding of H.264 is ignored for optimization. The proposed algorithms have been implemented based on the reference encoder JM82 of H.264 with complete compatibility to the baseline profile. Experiments show that for a set of typical video testing sequences, the graph-based algorithm for near optimal SDQ, the algorithm for near optimal residual coding, and the overall algorithm achieve on average, 6%, 8%, and 12%, respectively, rate reduction at the same PSNR (ranging from 30 to 38 dB) when compared with the RD optimization method implemented in the H.264 reference software.     

H.264解码器的系统设计及CAVLC的硬件实现

设计了一种软硬件协同处理的H.264解码器系统方案,基于该方案给出CAVLC解码模块的硬件实现结构,采用有限状态机实现解码的流程控制,并对其查表部分进行优化.验证结果表明,在尽量降低硬件资源损耗的基础上,该方案能满足H.264基本框架4CIF格式图片30 f/s(帧/秒)实时解码的要求.     

H.264编码器典型方案分析及应用研究

对H.264编码器在不同平台的典型实现进行了介绍,对其多种优化方式和软件、硬件设计进行分析.总结了基于模型的编码器开发过程,并结合正在开发的H.264编码系统,研究了参考模型代码转换和复杂度高的模块的算法优化.     

基于FPGA的H.264解码IP核中CAVLC熵解码模块的设计

提出了一种基于FPGA的H.264视频解码的IP核设计方案,对以NIOS Ⅱ软件处理器为内核的SOPC系统进行了优化,对CAVLC熵解码进行了优化。CAVLC熵解码模块硬件加速的方法,与无硬件加速的NIOS Ⅱ软件解码方法相比,缩短了解码耗时,使基于FPGA的H.264视频实时解码和播放成为可能。