基于BCD工艺的局部电荷补偿超结LDMOS

针对功率集成电路中的高压器件应用,提出一种局部电荷补偿超结横向双扩散金属氧化物半导体(LDMOS)器件结构。利用常规LDMOS工艺,通过调整n阱的版图尺寸,在漏区形成局部的电荷补偿,可以缓解横向超结器件中存在的衬底辅助耗尽效应,促进超结的电荷平衡。n型电荷补偿区与p型衬底在超结下方形成pn结,可以同时优化横向和纵向电场分布,提高超结器件的耐压。此器件结构可以通过BCD工艺实现,适用于功率集成电路。三维器件仿真结果表明,新结构的器件耐压达到490 V,较常规的电荷补偿超结器件提高了53%。     

嵌入式非平衡超结LDMOST

提出一种嵌入式非平衡超结器件结构,在n型外延层上通过高能注入间隔的p型埋层,形成嵌入式的超结结构。n型电荷与p区在四周形成电荷耗尽,相对于常规的超结更利于提高漂移区浓度,改善导通电阻;同时,器件的表面是完整的n型区,缓解了场氧工艺中吸硼排磷效应对超结的影响,有利于控制超结的电荷平衡。三维器件仿真结果表明,在漂移区长度为10μm时,新结构下的器件耐压达到220V,而导通电阻为常规超结LDMOST的76%。     

横向超结器件衬底辅助耗尽效应的研究与展望

横向超结双扩散MOS (SJ-LDMOS)的性能优越,在高压集成电路和功率集成电路中具有广阔的应用前景,而衬底辅助耗尽效应是制约横向超结功率器件性能的重要因素之一.分析了SJ-LDMOS衬底辅助耗尽效应的产生机理,总结了当前国内外消除SJ-LDMOS衬底辅助耗尽效应的技术,比较了各种技术的比导通电阻与击穿电压的关系.最后,从设计技术、工艺及理论模型三个方面,对横向超结器件的发展方向进行了展望.     

具有非均匀交叉分布P柱区的新型高压SJ LDMOS结构(英文)

提出一种具有非均匀交叉分布P柱区(NCDP)的新型超结(SJ)LDMOS,NCDP SJ由一排嵌入在N漂移区的P柱区组成。该超结结构通过减少P区电荷来确保漂移区电荷平衡并且抑制了衬底辅助耗尽(SAD)效应,使得漂移区有均匀电场,器件获得一个高的击穿电压(BV)。另外,由于交叉分布的P柱区被N型区域包围着,目前工艺技术导致的电荷掺杂轻微不平衡对器件的性能影响在文中研究的结构中相对更小。仿真结果表明文中提出的漂移区为15μm的器件耐压达到22V/μm,相比于常规超结(CSJ)LDMOS提高了100%,击穿电压达到330V。     

具有部分n埋层的高压SJ-LDMOS器件新结构

针对衬底辅助耗尽效应降低常规super junction LDMOS(SJ-LDMOS)击穿电压的不足,提出了一种新的具有部分n埋层的高压SJ-LDMOS器件结构.通过该部分n埋层,不仅补偿了由于衬底辅助效应所致的电荷不平衡现象,实现了高的击穿电压,而且该埋层在器件正向导通时为电流提供了辅助通道,减小了器件导通电阻.分析了器件结构参数和参杂对器件击穿电压和导通电阻的影响,结果表明文中所提出的新结构具有高的击穿电压、低的导通电阻以及较好的工艺容差等特性.此外,该结构与智能功率集成技术兼容.     

两级非平衡超结SOILDMOS高压器件

针对SOI功率集成电路,提出一种具有两级非平衡超结的SOI LDMOS高压器件。新结构通过调节超结的掺杂浓度,在漂移区形成两级超结结构。在器件反向耐压时,源端的超结n区被快速耗尽,过剩的p型电荷可以降低源端的峰值电场,同时提高漂移区中部的电场;而漏端的超结p区被快速耗尽,过剩的n区与n型外延层共同提供补偿电荷,这种阶梯分布的电荷补偿进一步优化了横向电场分布。这种两级非平衡超结结构缓解了横向超结器件中的衬底辅助耗尽效应,可提高器件的耐压。三维器件仿真结果表明,在漂移区长度为15μm时,该器件的耐压达到300V,较常规的超结器件和具有缓冲层的超结器件分别提高122%和23%。     

新型具有低比导通电阻的多超结功率器件结构

提出一种新型多超结LDMOS功率器件,通过在横向和和纵向P柱区与N柱区之间的相互作用降低器件的导通电阻。在这一结构中,多层超结通过相互反向排列而形成,相比于常规超结的二维耗尽,MSJ由于纵向电场调制的作用形成三维耗尽,并且由于深漏的存在,电流分布更好,在各项条件的作用下,漂移区的掺杂浓度得到了提高,降低了器件导通电阻。底层超结的电场屏蔽效应使得该器件达到电荷平衡,由于衬底辅助耗尽效应效应产生的漏区高电场降低了,在漂移区产生一个均匀分布的电场并且获得高击穿电压。通过数值模拟仿真验证表明：在维持高击穿电压的情况下,长12微米的MSJ功率器件的导通电阻相比于同样大小的常规器件降低了42%。     

具有表面超结的横向绝缘栅双极晶体管研究

提出了一种基于体硅的表面超结横向绝缘栅双极晶体管(SSJ LIGBT)。分析了工艺参数注入剂量和注入能量对器件性能的影响,基于耐压需求的考虑,设计并优化了SSJ LIGBT器件及其终端。对该SSJ LIGBT进行了击穿特性、输出特性和转移特性的测试。测试结果表明,该SSJ LIGBT的耐压达到693 V,比导通电阻仅为6.45 Ω·mm²。     

高阻衬底上具有n+浮空层的横向Super Junction MOSFETs

提出了一种具有n+浮空层的横向super junction结构,此结构通过磷或砷离子注入在高阻衬底上形成n+浮空层来消除传统横向super junction结构中的衬底辅助耗尽效应.这种效应来源于p型的衬底辅助耗尽了super junction区的n型层,使p与n之间的电荷不能平衡.n+层的REBULF效应通过使漏端电场减小,体电场重新分布而使新结构中的衬底承担了更多的电压.结果表明这种结构具有高的击穿电压、低的导通电阻和漂移区中电荷平衡的特点.     

半超结SBD的研究

由于导通电阻与击穿电压之间的矛盾关系,肖特基二极管(SBD)不能够应用于高压功率领域。为了改善导通电阻与击穿电压之间的关系,提出了半超结理论及其设计方法。通过对器件结构参数进行计算和优化,构成了一种实现半超结SBD的工艺方法,并利用Silvaco TCAD软件进行仿真验证。结果表明,利用该优化方案,可以得到击穿电压为500V,导通电阻为37mΩ·cm2的半超结SBD器件。     

具有增强介质层电场的SJ-LDMOS

横向超结功率器件遭受衬底辅助耗尽效应,这破坏了超结的电荷平衡,降低了器件的耐压。本文研究了一种基于增强介质层电场的解决方法,以提高横向超结器件（SJ-LDMOS）的耐压。通过高密度的界面电荷增强埋氧层（BOX）的电场从而提高埋氧层的耐压,这可以削弱纵向电场对超结的影响,消除衬底辅助耗尽效应,促进超结电荷平衡。为了获得理想的线性电场增强效果,一种具有槽形埋氧层的超结器件（TBOX SJ-LDMOS）被提出。槽形埋氧层能根据纵向电场的大小自适应地收集空穴,在埋氧层表面形成近似线性的电荷分布,这促进了超结的电荷平衡,提高了SJ-LDMOS器件的耐压,并使其接近理想超结的耐压值。     

Super junction LDMOS with enhanced dielectric layer electric field for high breakdown voltage

The lateral super junction(SJ) power devices suffer the substrate-assisted depletion(SAD) effect,which breaks the charge balance of SJ resulting in the low breakdown voltage(BV).A solution based on enhancing the electric field of the dielectric buried layer is investigated for improving the BV of super junction LDMOSFET (SJ-LDMOS).High density interface charges enhance the electric field in the buried oxide(BOX) layer to increase the block voltage of BOX,which suppresses the SAD effect to achieve the charge balance of SJ.In order to obtain the linear enhancement of electric field,SOI SJ-LDMOS with trenched BOX is presented.Because the trenched BOX self-adaptively collects holes according to the variable electric field strength,the approximate linear charge distribution is formed on the surface of the BOX to enhance the electric field according to the need.As a result,the charge balance between N and P pillars of SJ is achieved,which improves the BV of SJ-LDMOS to close that of the idea SJ structure.     

高阻衬底上具有n＋浮空层的横向Super Junction MOSFETs

提出了一种具有n^＋浮空层的横向superjunction结构，此结构通过磷或砷离子注入在高阻衬底上形成n^＋浮空层来消除传统横向superjunction结构中的衬底辅助耗尽效应．这种效应来源于P型的衬底辅助耗尽了superjunction区的n型层，使P与n之间的电荷不能平衡，n^＋层的REBULF效应通过使漏端电场减小，体电场重新分布而使新结构中的衬底承担了更多的电压，结果表明这种结构具有高的击穿电压、低的导通电阻和漂移区中电荷平衡的特点。     

两级非平衡超结SOI LDMOS高压器件

针对SOI功率集成电路,提出一种具有两级非平衡超结的SOI LDMOS高压器件。新结构通过调节超结的掺杂浓度,在漂移区形成两级超结结构。在器件反向耐压时,源端的超结n区被快速耗尽,过剩的p型电荷可以降低源端的峰值电场,同时提高漂移区中部的电场;而漏端的超结p区被快速耗尽,过剩的n区与n型外延层共同提供补偿电荷,这种阶梯分布的电荷补偿进一步优化了横向电场分布。这种两级非平衡超结结构缓解了横向超结器件中的衬底辅助耗尽效应,可提高器件的耐压。三维器件仿真结果表明,在漂移区长度为15 μm时,该器件的耐压达到300 V,较常规的超结器件和具有缓冲层的超结器件分别提高122%和23%。     

一种具有超强电荷积累效应的高优值超结SOI LDMOS

A novel silicon-on-insulator(SOI) super-junction(SJ) LDMOS with an ultra-strong charge accumulation effect is proposed. It has two key features: an assisted-accumulation trench-type extending gate(TEG) with a high-k(HK) dielectric and a step-dopedN pillar(TEG-SD SJ LDMOS). In the on-state, electrons accumulate at the sidewall of the HK dielectric from the source to the drain by the TEG. Furthermore, the high permittivity of the HK dielectric leads to an ultra-strong charge accumulation effect. As a result, an ultra-low resistance current path is formed. The specific on-resistance(Ron;sp/ is thus greatly reduced and is independent of the drift doping concentration. In the off-state, the step-dopedN pillar effectively suppresses the substrate-assisted depletion effect by charge compensation. Moreover, the reshape effect of the HK dielectric and the new electric field(E-field) peak introduced by the step-dopedN pillar enhance the drift region E-field. Hence, the BV is improved. Simulation indicates that the TEG-SD SJ LDMOS achieves an extremely low Ron;sp of 1.06 m cm2 and a BV of 217 V. Compared with the conventional SJ LDMOS, the TEG-SD SJ LDMOS decreases the Ron;sp by 77.5% and increases the BV by 33%,exhibiting a high figure of merits(FOM=BV2/Ron;sp/ of 44 MW/cm2.     

具有部分n埋层的高压SJ-LDMOS器件新结构

针对衬底辅助耗尽效应降低常规super junction LDMOS(SJ-LDMOS)击穿电压的不足,提出了一种新的具有部分n埋层的高压SJ-LDMOS器件结构.通过该部分n埋层,不仅补偿了由于衬底辅助效应所致的电荷不平衡现象,实现了高的击穿电压,而且该埋层在器件正向导通时为电流提供了辅助通道,减小了器件导通电阻.分析了器件结构参数和参杂对器件击穿电压和导通电阻的影响,结果表明文中所提出的新结构具有高的击穿电压、低的导通电阻以及较好的工艺容差等特性.此外,该结构与智能功率集成技术兼容.     

A novel SOI high-voltage SJ-pLDMOS based on self-adaptive charge balance

A new SOl self-balance （SB） super-junction （S J） pLDMOS with a self-adaptive charge （SAC） layer and its physical model are presented. The SB is an effective way to realize charges balance （CB）. The substrate-assisted depletion （SAD） effect of the lateral SJ is eliminated by the self-adaptive inversion electrons provided by the SAC. At the same time, high concentration dynamic self-adaptive electrons effectively enhance the electric field （EI） of the dielectric buried layer and increase breakdown voltage （BV）. E1 = 600 V/μm and BV =- 237 V are obtained by 3D simulation on a 0.375-μm-thick dielectric layer and a 2.5-μm-thick top silicon layer. The optimized structure realizes the specific on resistance （Ron,sp） of 0.01319Ω·cm2, FOM （FOM = BV2/R p） of 4.26 MW/cm2 under a 11 μm length （Ld） drift region.