MPEG-2传输流复用时码速率的控制方法

基于MPEG-2标准的TS流复用方式被广泛应用于DVB的多路节目复用中.本文提出了一种编码复用器设计时的码速率处理方法,阐述了多路TS流合成一路TS流时码速率的控制方法.     

基于DSP+FPGA实现MPEG-2 TS流解复用的系统设计

为了保证MPEG-2 TS流解复用的质量,提出了一种基于DSP和FPGA共同实现MPEG-2 TS流解复用的设计方案。该系统实时处理,包含软件和硬件两个部分。试验证明,该设计能使DSP时钟稳定地工作在160M,即使图像处理速率高达80Mbps时也能够很好的保证图像的质量,达到了预期的设计目的。     

TS流解复用和剪切点寻找系统的设计

本TS流解复用和剪切点寻找系统的主要功能是通过TS文件,得到时间段在剪切点之间的音频基本流、需要转换实现的视频基本流和不需要转换实现的视频基本流。本设计是视频剪切软件内部重要的功能性系统,其设计的优劣直接影响视频剪切软件的性能。     

基于数字广播电视的TS流研究与分析

文章深刻分析了数字电视中的传送码流(TS流),TS流中包含了节目控制信息、系统信息、用户信息、网络信息等。这些信息关系到数字电视整个技术的实现,因此对TS流的深入理解是研究数字电视的基础。     

MPEG-2传输流解复用器的设计与实现

论文介绍了MPEG-2传输流解复用的原理,提出了一种基于ARM处理器的以软件为主,硬件为辅的解复用器的实现方案。其中主要设计包括系统时钟恢复,PID过滤,TS流中节目关联表和节目映射表解码算法。     

基于μC/OS-Ⅱ 的电动车电池管理系统设计

介绍一种基于数字信号处理器TMS320LF2407和复杂可编程逻辑器EMP7128实现的混合动力电动汽车电池管理系统(BMS)设计;采用嵌入式实时操作系统μC/OS-Ⅱ为系统软件平台,论述电池管理系统中的多任务设计.该设计方案提高了系统运行的可靠性,有利于系统功能的扩展.     

新型MPEG2码流合成系统的设计与实现

根据数字电视发展的要求,设计实现了一种新型的MPEG2码流合成数字电视发端系统,可将视音频的信源编码与复用集成为一体.本文讨论了视音频打包与复用的关键技术,包括时序匹配,复用时序与逻辑,码流合成以及缓存控制等.该系统改进了时钟匹配与音视频同步方案;基于复用器产生音视频时间标签,并同步送给音频编码器与视频编码器;复用器采用新型的级联结构来完成多节目的复用与再复用,无需对时钟参考值的抖动进行额外的校正;采用DSP与FPGA联合构建节目特定信息和包结构,节约了存储空间;改进了PES打包单元的缓存逻辑与码流的输出缓存控制.测度显示该系统结构灵活,性能稳定,码流的各项指标均达到国家广播级要求.     

基于单载波调制器中TS流传输的设计和实现

本文介绍了数字电视地面传输广播中TS流在单载波(ATSC)调制器中的传输,详细说明了ASI接口的转化,论述了TS流速率与调制器净数据率的速率匹配问题,并使用CY7B933、CY7C433和FPGA实现了TS流在调制器中的正常传输,最终给出了硬件设计结果。     

以订单流为主线的iS-WERP系统设计与实现

从一类以外加工作为生产核心的家纺企业所面临的实际情况出发,为帮助其解决管理瓶颈问题,设计了一种以销、产、供为核心,订单流为主线的ERP系统-iS-WERP.从系统特点、功能和关键技术三个方面详细介绍了此系统的设计方案,并给出了以模块开发的实现方法.企业应用结果数据显示此系统具有较好的应用效果,并有广阔的应用前景.     

基于TS的节目推荐系统设计

随着数字电视的普及,电视节目无论在数量还是种类上都在不断的增加,给用户带来了众多的可选择性。虽然在选择性上具有了较大的提升,但是用户搜索自己感兴趣的节目成为了一个繁琐的过程。针对这一问题,设计并实现了基于TS传输流的数字电视节目推荐系统。系统分为服务端和客户端,服务端根据数字电视的电子节目指南(EPG)信息,针对每一个节目,利用节目的相关属性形成节目推荐列表,对所形成的节目推荐列表进行TS打包,以TS流的方式进行传输。客户端解析TS流,得到节目推荐列表。     

基于FPGA的多路光纤数据传输系统设计与研究

以可编程芯片FPGA、串化解串芯片、光纤收发模块和多路复用解复用器为主要器件,进行了工业现场多个数据采集端与数据总处理端之间,分别通过光纤进行远距离高速数据传输的硬件电路设计,并制作了PCB对系统进行测试,保证数据传输的稳定性。     

视频监控系统中多路音频联网器的设计与实现

针对牢房视频监控的实际需求,提出了一种多路音频联网器的总体设计方案,使进入联网器的每一路视频信号都能够在指定的一路或多路监视器上输出,同时完成音频信号的同步切换,从而实现了多系统间音视频信号的传输控制,使构建分布式、智能化的监控系统成为可能.详细介绍了联网器的硬件设计原理和软件流程图.     

多路选择器树形结构网络的最小化设计

本文讨论组合函数的分解，给出组合函数利用多路选择器通用逻辑模块实现时，获得最小或接近最小树形结构网络的设计方法。该方法容易实现多路选择器网络的自动综合。     

基于CPLD的等精度频率计的设计

在电子领域中,测频是经常要用到的。但是传统频率计在测频时有很多缺点。本设计采用等精度测频、测周期的数字频率计的设计方案,选用单片机为核心,通过编程实现了闸门预制信号、同步控制、数据运算处理和实时显示的功能,并利用可编程逻辑器件CPLD(Complex Programmable Logic Device)的在线编程,实现了频率计的逻辑控制、计数等功能。本设计克服了传统频率计随着被测频率的改变而改变的缺点,在整个频率区域都能保持恒定的测试精度。     

EEPROM电路设计原理与工艺分析

EEPROM(electrically erasable,programmable,read-only memory),是一种电可擦除可编程只读存储器电路,它具有易于使用、价格低廉等特点。由于它的可编程特性,加上能以非常低的成本获得,因此,几乎在每一种电子产品中都可见到EEPROM的身影,是目前业界使用最普遍的非易失性存储器之一。介绍了EEPROM电路的设计原理与生产工艺,并对其中的关键技术进行了分析。     

基于高级在轨系统的可重构复接器的设计

随着空间科学技术的快速发展,航天器的数据传输系统的任务变得日益复杂。传统复接器所支持的业务类型比较单一,其复用方式和调度策略往往都是固定不可变的。本文采用CCSDS建议的高级在轨系统(AOS)体制,设计一个可重构复接器,支持多种业务类型,兼容多种复用方式。通过配置寄存器的方式重构其复用方式和调度策略,具有极大的灵活性。     

静态时序分析方法的基本原理和应用

介绍了用于ASIC设计验证的静态时序分析方法的基本原理,并在此基础上给出了将该方法用于优化和验证可编程逻辑器件的设计实例。     

Application of polynomial design of multiplexers to the implementation of a manifold microstrip triplexer

This article presents a microstrip implementation of a manifold multiplexer. The design procedure is based on evaluation, through an efficient synthesis algorithm recently proposed, of the characteristic polynomials of the triplexer, including the channel filters. Both the manifold and channel filters parameters are also available at the end of the synthesis. This approach, based on polynomial modeling of the triplexer, has been experimentally validated for the first time through a practical implementation in planar technology. The fabricated prototype consists of three channel filters of third order centered at 1.84, 1.95, and 2.14 GHz, with bandwidth of 75, 60, and 60 MHz respectively. This work illustrates in detail the design and implementation of the practical triplexer, starting from the initial specifications and obtaining the final physical dimensions of the structure. Following the technique here shown, each filter is synthesized taking into account for the loading effects of the whole manifold; the filters dimensioning can be carried out with the filters separated from the multiplexer. In this way the optimization tasks are greatly simplified as compared with previous techniques for multiplexer design. The measured results of a manufactured prototype show return losses under 17 dB and minimum isolation between channels equal to 25 dB. © 2013 Wiley Periodicals, Inc. Int J RF and Microwave CAE 23:690–698, 2013.     

Optimal demultiplexer unit design and energy estimation using quantum dot cellular automata

The Journal of Supercomputing - Quantum dot cellular automata (QCA)-based demultiplexer or DeMUX is a basic module of nanocommunication and nanocomputation, like a multiplexer. However, the design...     

一种基于FPGA高集成化的直接数字频率合成系统的设计

文章提出了一种基于高集成化的直接数字频率合成技术构成的程控信号发生器的设计方案，用于模拟微硬盘读写通道的伺服信号，方案采用超大规模FPGA（field-programmable logic）集成PDSP（programmable digital signal processor）设计和直接数字频率合成技术，试验结果证明，与传统使用分离器件设计方案相比，该方案能产生较高质量信号。电路设计有集成化、低功耗，简单化、易现场修改、便于程控等优点。