共查询到18条相似文献,搜索用时 46 毫秒
1.
基于新型的折叠共栅共源PMOS差分输入级拓扑、轨至轨AB类低压CMOS推挽输出级模型、低压低功耗LV/LP技术特别考虑和EDA平台的实验设计与模拟仿真,并设计配置了先进的Si 2 mm P阱硅栅CMOS集成工艺技术。已经得到一种具有VT = 0.7 V、电源电压1.1~1.5 V、静态功耗典型值330 mW、75 dB开环增益和945 kHz单位增益带宽的LV/LP运算放大器。该运放可应用于ULSI库单元和诸多相关技术领域,其实践有助于Si CMOS低压低功耗集成电路技术的进一步开发与交流。 相似文献
2.
设计了一种低压低功耗CMOS折叠-共源共栅运算放大器。该运放的输入级采用折叠-共源共栅结构,可以优化输入共模范围,提高增益;由于采用AB类推挽输出级,实现了全摆幅输出,并且大大降低了功耗。采用TSMC 0.18μmCMOS工艺,基于BSIM3V3 Spice模型,用HSpice对整个电路进行仿真,结果表明:与传统结构相比,此结构在保证增益、带宽等放大器重要指标的基础上,功耗有了显著的降低,非常适合于低压低功耗应用。目前,该放大器已应用于14位∑-Δ模/数转换电路的设计中。 相似文献
3.
本文设计了一种低压低功耗CMOS折叠一共源共栅运算放大器.该运放的输入级采用折叠-共源共栅结构,可以优化输入共模范围,提高增益;由于采用AB类推挽输出级,实现了全摆幅输出,并且大大降低了功耗.采用TSMC 0.18μm CMOS工艺,基于BSIM3V3 Spice模型,用Hspice对整个电路进行仿真,结果表明:与传统结构相比,此结构在保证增益、带宽等放大器重要指标的基础上,功耗有了显著的降低,非常适合于低压低功耗应用.目前,该放大器已应用于14位∑-△模/数转换电路的设计中. 相似文献
4.
低压低功耗运算放大器结构设计技术 总被引:6,自引:0,他引:6
低电压、低功耗、动态摆幅达到轨到轨(Rail—to—Rail)的运放是实现SOC设计的核心,而相关的输入输出模块是其中的关键技术。本文分析了两种分别工作于弱反型区和强反型区的恒跨导Rail—to—Rail输入级,同时给出了低压和极低压下两种AB类控制输出级的实现方案,并对各方案进行了比较和总结。 相似文献
5.
6.
7.
8.
9.
设计了一种新颖的恒跨导轨对轨CMOS运算放大器结构。输入级采用轨对轨的结构,在输入级采用4个虚拟差分对管来对输入差分对的电流进行限制,使运放的输入级跨导在工作范围内保持恒定。输出级采用前馈式AB类输出结构,以使输出达到全摆幅。仿真结果显示,在5 V电源电压和带有10 pF电容与10 kΩ电阻并联的负载下,该运放在共模输入范围内实现了恒跨导,在整个共模输入范围内跨导变化率仅为3%,输出摆幅也达到了轨对轨全摆幅,运放的开环增益为108.5 dB,增益带宽积为26.7 MHz,相位裕度为76.3°。 相似文献
10.
11.
一种宽带恒定跨导轨对轨运算放大器的设计 总被引:1,自引:1,他引:0
介绍了一种具有轨对轨输入功能的CMOS输入级电路。该电路克服了一般运算放大器只能工作在一定共模输入范围的输入级的缺陷,在各种共模输入电平下有着几乎恒定的跨导,使频率补偿更容易实现,且由于其工作原理与MOS晶体管的C—V解析关系无关,对制造工艺依赖性小,适用于深亚微米工艺。在此基础上,设计出了一种宽带的运算放大器,该运算放大器具有轨对轨输入、输出能力,可以作为常用模拟电路的基本单元模块。它没有严格的共模输入限制,跨导和整体性能稳定,适于为更大规模的数字/模拟混合信号系统提供行为级模型。 相似文献
12.
一种轨对轨输入的低压低功耗CMOS电流传输器 总被引:2,自引:1,他引:2
基于CSMC 0.5μm工艺,在1.5 V供电电压下,设计了一种功耗低、电压跟随能力强和电流传输精度高的第二代正向电流传输器(CCII ).设计中,通过采用轨对轨的输入结构,有效地提高了信号摆幅;采用AB类推挽输出方式,达到了降低静态功耗和提高电流驱动能力的目的;应用密勒电容与调零电阻串联的补偿方式,有效地改善了CCII 的频率响应特性,并分析了AB输出级晶体管对静态电流的影响作用.HSPICE仿真结果表明,该CCII 的电压跟随误差仅0.0002 dB,-3 dB带宽达到11.7 MHz;电流传输误差为0.0007 dB,-3 dB带宽达到20 MHz,X端输入电阻低于28Ω,电流驱动能力为-0.62 mA~1.07 mA,电路功耗仅为105.68μW. 相似文献
13.
14.
基于0.18μm CMOS工艺,设计了一种具有低电压高驱动能力的电流反馈运算放大器。电路工作在1.8 V电源电压下,Spectre仿真的功耗为316μW,转换速率为112 V/μs,电流驱动能力达±1.5 mA。输入采用轨对轨结构,以提高输入电压摆幅;输出采用互补输出结构,使输出工作在甲乙类状态,以降低电路功耗。 相似文献
15.
一种低电压全摆幅CMOS运算放大器 总被引:4,自引:0,他引:4
提出了一种工作于 3 V电压、输入输出均为全摆幅的两级 CMOS运算放大器。为使放大器有较小的静态功耗 ,运算放大器的输入级被偏置在弱反型区 ;输出级采用甲乙类共源输出级 ,以达到输出电压的全摆幅。模拟结果显示 ,在 1 0 kΩ负载下 ,运算放大器的直流开环增益为 81 d B,共模抑制比 91 d B;在 3 p F电容负载下 ,其单位增益带宽为 1 .8MHz,相位裕度 5 9° 相似文献
16.
与工艺无关的Rail-to-Rail CMOS运算放大器 总被引:1,自引:0,他引:1
设计了一种与工艺无关的Rail-to-Rail运算放大器,它采用一种新型的与工艺无关的恒跨导Rail-to-Rail输入级结构,输入级的P管对和N管对的宽长比不需匹配特定的工艺。同时,还采用了前馈AB类控制的rail-to-rail输出级,以保证输出绢有大的动态输出范围和较强的驱动负载的能力。在电源电压为2.7V时,整个运算放大器在0.35μmAlcatel工艺和0.6μm无锡上华工艺下模拟,其输入级跨导偏差分别为7%和14%,直流增益分别为87.9dB和78.4dB,单位增益带宽分别为14MHZ和9MHZ,相位裕度为67度和75度。 相似文献
17.
一种低压CMOS带隙电压基准源 总被引:4,自引:3,他引:1
设计了一种与标准CMOS工艺兼容的低压带隙电压基准源,该电路应用二阶曲率补偿,以及两级运算放大器,采用0.8μm BSIM3v3 CMOS工艺,其中,Vthn=0.85 V,Vthp=-0.95 V。用Cadence Spectre软件仿真得出:最小电源电压1.8 V,输出电压590 mV,在0~100℃范围内,温度系数(TC)可达15 ppm/℃,在27℃时输出电压变化率为±2.95 mV/V。 相似文献