一种SDRAM控制器软核的Verilog设计

介绍了SDRAM存储器的特点及工作原理,SDRAM是一种采用了地址复用技术的高速海量同步存储器,其读写数据都是在时钟的上沿进行的。重点介绍了一种通用SDRAM控制器软核的Verilog设计,通过控制器接口可使得对SDRAM的操作如同通用的SRAM一样简单。     

基于有限状态机的SRAM分区地址发生器的设计与实现

根据多通道数据按分时方式保存于同一随机存储器中的不同分区空间的需求,设计了一种基于有限状态机设计方法的存储器分区地址产生电路.本文以8 Mb的SRAM为设计对象,采用有限状态机方式对随机存储器的读写地址的产生进行控制.将SRAM的存储空间划分为320×240的4个分区,每个分区空间的写地址不是连续产生而是以逐行扫描方式产生,使得4个通道的数据能够准确存储于对应分区的每个存储单元内.设计的顶层文件在QuartusⅡ软件环境下进行编译和时序仿真.仿真结果表明:采用有限状态机方法设计的分区地址产生电路能正确地实现SRAM分区地址的产生,并具有容易拓展的优点,为高速数据的存储工作方法提供了新的思路.     

可变长FFT并行旋转因子高效产生算法及实现

为了解决FFT处理并行旋转因子产生复杂、所需存储资源多的问题,该文在分体存储器结构的基础上,提出了一种新的旋转因子存储、访问策略．该策略保证混合基4/2 FFT算法每个蝶式运算所需的3个旋转因子均可无冲突并行访问,且在同一个旋转因子查找表的基础上,使计算任意小于最大可处理长度的FFT时,各级访问旋转因子地址的产生仅与最大可处理长度有关,而与当前处理长度无关．该算法仅用一个可移位累加数寄存器,实现计算过程中旋转因子地址产生的级间切换,且使一个存储体容量及访问次数减少了一半以上．     

分组交换中一种存储管理方案的设计与实现

针对分组交换网络中如何对数据缓存及对大量的多播数据存储与释放等问题,设计了一个存储管理电路。设计中使用链表的方式对两组并行输入的总线数据及数据地址进行有效管理;同时通过提取及消耗多播数,解决对网络中大量多播数据的存储和释放问题。使用5个存储器对两组总线32个端口的数据、数据地址、多播数等信息进行缓存。电路设计的仿真与综合结果表明,该存储管理电路满足对高速分组交换网中存储转发所需缓存管理的要求。     

基于DDR2 SDRAM的短周期存储方法

为了实现某高速实时系统中的大量数据存储需求,提出了一种基于双倍速率同步动态随机存储器的短周期存储方法.概述了双倍速率同步动态随机存储器控制器的读、写操作基本原理.为了解决数据持续性交替读入和写出存储器且存取顺序不一致的实际问题,设计了一种短周期存储方法.按照数据存取方式的不同可分为单次突发和多次突发2种模式,其中少行多列的存储结构可使多次突发模式下短周期读写速度进一步提高.对基于双倍速率同步动态随机存储器的短周期存储方法进行了性能分析和功能仿真,结果表明,多次突发模式下的短周期存储方法可以少量的现场可编程门阵列片上存储资源和较高的数据读写速率实现存储需求.     

基于FPGA的寻址与运算操作数存储IP核设计

针对PLC浮点算术运算控制器中运算操作数需传送和存储的问题,提出了一种模块间并行执行寻址与运算操作数存储一体化IP核的思路.采用Verilog语言实现硬件电路构建,分析IP核外部接口结构并利用FPGA并行处理的特点对系统内部功能做出模块划分.在内部时序脉冲作用下,可以完成多种寻址方式访问存储器与寄存器堆以及运算操作数的快速传输.经仿真和板级测试可知,寻址与存储IP核能够按要求自主完成每条指令的功能,操作数据可在1个时钟周期内读取,提高了PLC执行指令速度.     

一种自主恢复的高可靠存储控制器设计

单粒子效应是星载计算机工作异常和故障的重要诱因之一,国内外多颗卫星遭受到单粒子效应的危害,已造成巨大的经济损失。提出了一种片上自主恢复存储控制器结构,将EDAC技术集成在片内存储器控制器中,通过EDAC电路检测片外存储器中的数据错误,再通过自动回写机制更新片外存储器,便能保持存储器中数据的正确性。与传统的星载计算机存储器系统设计方案相比,使处理器干预主存储器纠错的频度大幅减少。集成的片上存储控制器也减少了星载计算机系统设计的负担。     

面向码通并行的JPEG2000实时码流控制算法

为了提升基于码通并行的熵编码速度，提出了一种新的实时码流控制算法.该算法采用基于码通失真权重的失真模型估计失真，并行地调整三码通斜率，将斜率调整后的预备截断码通信息存储在查找表1中，并将预备截断点在表1中的首地址和最后一个截断码通相对于该地址的偏移量存储在查找表2中，通过更新和搜索两张查找表，动态地生成斜率门闸.实验结果表明，该算法节省了存储面积，减少了存储器访问次数，降低了计算复杂度.与JPEG2000评估软件模型相比，使用该算法重构的图像质量只下降了大约0.3 dB，在低比特图像压缩情况下，码通并行的熵编码执行时间可减少50％以上.     

多端口存储器控制器IP核的研究

为了提高SoC系统中主设备访问外部存储器的访问带宽,设计了基于AHB总线的多端口存储器控制器IP核,并提出了基于提前仲裁和请求等待优先的仲裁策略．IP核中的多个主设备通过多个端口请求访问外部存储器,仲裁器在当前总线读/写操作完成前的提前仲裁时刻裁决出具有最高优先访问权的端口并对访问请求未获允许的端口设置请求等待时间,当提前仲裁时刻再次到达时,优先裁决等待时间到的端口．仿真和硬件验证结果表明,IP核的存储器访问带宽约为532MB/s,最高总线利用率约为90％．     

高性能计算的海量存储系统新型访问策略分析

为解决海量信息处理中实时访问的"I/O墙"问题,提高海量信息分布式存储系统的性能,提出了一种基于HPC的存储部件新型访问策略.首先分析了传统访问模型存在的问题;其次研究了存储部件直通路模式的工作机理,建立了存储系统的多层次、分布式模型,根据不同层次和映射策略实现存储空间物理地址、缓存地址、存储系统逻辑空间地址的连续映射;继而分析了直通路访问模式下的存储路径时间开销;最后在模拟环境下进行存储部件访问的性能测试,并在实际应用系统中对该策略进行验证.验证测试结果表明,该方法能够有效提高存储系统性能,满足海量信息处理的实时性需要.     

Design of small-area multi-bit antifuse-type 1 kbit OTP memory

A multi-bit antifuse-type one-time programmable (OTP) memory is designed, which has a smaller area and a shorter programming time compared with the conventional single-bit antifuse-type OTP memory. While the conventional antifuse-type OTP memory can store a bit per cell, a proposed OTP memory can store two consecutive bits per cell through a data compression technique. The 1 kbit OTP memory designed with Magnachip 0.18 μm CMOS (complementary metal-oxide semiconductor) process is 34% smaller than the conventional single-bit antifuse-type OTP memory since the sizes of cell array and row decoder are reduced. And the programming time of the proposed OTP memory is nearly 50% smaller than that of the conventional counterpart since two consecutive bytes can be compressed and programmed into eight OTP cells at once. The layout area is 214 μm × 327 μm, and the read current is simulated to be 30.4 μA. Foundation item: Project supported by the 2nd Stage of Brain Korea; Project supported by the Korea Research Foundation     

Design of 1 kbit antifuse one time programmable memory IP using dual program voltage

A 1 kbit antifuse one time programmable (OTP) memory IP, which is one of the non-volatile memory IPs, was designed and used for power management integrated circuits (ICs). A conventional antifuse OTP cell using a single positive program voltage (V _PP) has a problem when applying a higher voltage than the breakdown voltage of the thin gate oxides and at the same time, securing the reliability of medium voltage (V _M) devices that are thick gate transistors. A new antifuse OTP cell using a dual program voltage was proposed to prevent the possibility for failures in a qualification test or the yield drop. For the newly proposed cell, a stable sensing is secured from the post-program resistances of several ten thousand ohms or below due to the voltage higher than the hard breakdown voltage applied to the terminals of the antifuse. The layout size of the designed 1 kbit antifuse OTP memory IP with Dongbu HiTek’s 0.18 μm Bipolar-CMOS-DMOS (BCD) process is 567.9 μm×205.135 μm and the post-program resistance of an antifuse is predicted to be several ten thousand ohms.     

指令级同步的高性能并行处理系统

在诸如虚拟现实技术等许多应用技术中,具有实时性的视景生成系统都被列为最关键技术之一,而目前的计算机技术远远满足不了人们的期望值,于是探索提高处理速度一直成为人们注视的焦点,结合九五预研工作设计了采用指令级同步的高性能并行处理系统－计算机图像生成系统。     

水电站优化调度的FP遗传算法

水电站的优化调度是个含有线性与非线性约束，而且目标函数呈非线性的动态控制问题，已有的优化方法大多基于数学规划技术．本文提出一种新方法，即人工智能浮点表示（ＰｌｏａｔｉｎｇＰｏｉｎｔ简称ＰＰ）的遗传算法．它的主要优点在于状态和控制变量不必离散化，所需内存少，缩程简单，它为克服水库（群）优化运行“维数灾”问题提供了一条新途径．     

基于FPGA的基-4 FFT算法的硬件实现

针对高速数字信号处理的要求,提出用FPGA实现基-4FFT算法,并对其整体结构、蝶形单元进行了分析.采用蝶算单元输入并行结构和同址运算,能同时提供蝶形运算所需的4个操作数,具有最大的数据并行性,能提高处理速度;按照旋转因子存放规则,蝶形运算所需的3个旋转因子地址相同,且寻址方式简单;输出采取与输入相似的存储器;运算单元同时采用3个乘法的复数运算算法来实现.     

基于FPGA的基-4 FFT算法的硬件实现

针对高速数字信号处理的要求，提出用FPGA实现基-4 FFT算法，并对其整体结构、蝶形单元进行了分析．采用蝶算单元输入并行结构和同址运算，能同时提供蝶形运算所需的4个操作数，具有最大的数据并行性，能提高处理速度；按照旋转因子存放规则，蝶形运算所需的3个旋转因子地址相同，且寻址方式简单；输出采取与输入相似的存储器；运算单元同时采用3个乘法的复数运算算法来实现．     

OTP改进方法在FTP代理认证中的分析与实现

分析了OTP技术的实现原理，在此基础上提出了一种更可靠的OTP安全认证方案，阐述了它在FTP代理认证中的实现机制。它将客户端的IP地址和端口号加入到不确定因子中，使登录过程更安全。     

绿色车辆路径问题的改进拉格朗日松弛算法

针对绿色带容量的车辆路径问题(Green Capacitated Vehicle Routing Problem, GCVRP),建立了以最小化总运费为优化目标的混合整数规划(Mixed Integer Programming,MIP)模型,并提出一种改进拉格朗日松弛算法(Improved Lagrange Relaxation Algorithm, ILRA)进行求解。首先,通过拉格朗日松弛技术得到原问题的对偶问题,并运用次梯度法求解对偶问题获得原问题的下界;然后针对下界设计修复算法和邻域搜索算法获得原问题的上界,进而更新乘子迭代求解;最后进行仿真实验,实验结果表明：在相同实验环境下对19个不同规模算例进行10次测试,ILRA求取MIP的上下界平均间隙为7.61%,而Gurobi求解器求取的平均间隙为15.47%。可见,相较于Gurobi求解器,ILRA能够高效获得GCVRP的高质量解。     

基于多量子滤波器的QCNN算法预测厌氧消化性能

厌氧消化是可再生能源生产中一种具有前景的技术,沼气是由有机废物通过厌氧消化产生的生物能源,预测厌氧消化产生的沼气产量并进行管控是必要的。设计了一种具有短期记忆的多量子滤波器量子卷积神经网络,利用参数化变分量子电路接受数据“时间窗”以模拟短期记忆,并在多量子滤波结构中舍弃过多的线路迭代和参数数量使其具有更高的表达性。在量子线路框架中,设计了最优的卷积、池化层线路,能够更好地提取特征因子中的隐藏状态;同时对废物管理数据进行严格的预处理,通过指数平滑去除特征中趋势和季节性。该算法的精度达到了83.30%,比CNN模型精度提升了8%,RMSE和MAE值也均优于ANN、KNN、CNN等经典模型。     

电动汽车加电站电池配送路径优化

在分析电动汽车加电站运营模式的基础上,根据电动汽车加电站需求动态变化的特点,建立了加电站电池配送路径问题的动态车辆调度模型. 利用自适应准则改进遗传算法,构造了自适应遗传算法;针对动态车辆调度问题实时性强的特点,设计了"初始化路径制定+实时动态调度"的两阶段求解策略,通过信息更新插入动态需求加电站,对已产生的计划路径进行局部优化调整,仿真计算结果验证了模型和算法的有效性.