积分时间和级数分别可调的TDI CCD驱动器

在分析TDI CCD器件驱动时序关系的基础上,设计了积分时间和级数分别可调的驱动时序发生器.作为卫星上的有效载荷,TDI CCD成像系统可以根据不同的光照条件及探测分辨率的需求,选择不同的积分时间和级数,提高成像系统的灵敏度和信噪比.选用现场可编程门阵列(FPGA)作为硬件设计平台,使用VHDL语言对驱动时序发生器进行硬件描述,采用QuartusⅡ对所设计的驱动时序发生器进行了仿真.系统测试结果表明,所研制的驱动时序发生器可以满足高分辨率TDI CCD相机的驱动要求.     

基于行间转移CCD场输出模式下的成像系统设计

采用SONY行间转移型面阵CCD ICX415AL作为传感器件,设计了一种新型的CCD成像系统.成像系统采用CCD信号专用芯片CXA1310AQ进行信号处理,使输出信号满足模拟信号PAL/CCIR标准,可以采用电视机或者配有视频卡的计算机作为显示终端.针对 ICX415AL的结构和特点,设计了系统的时序电路和驱动电路.CCD工作模式为场输出模式,可以理解为垂直方向的Binning技术.采用相关双采样(CDS)技术滤除了视频信号中的相关噪声,提高了系统的信噪比.整个系统采用现场可编程门阵列作为核心器件,通过自上而下的模块设计完成了CCD驱动时序、数据采集时序控制和视频信号简单处理.     

行间转移型面阵CCD成像系统设计

采用行间转移型面阵CCD KAI-1020作为图像传感器,以现场可编程门阵列（FPGA）为核心控制器,设计并实现了一个完整的成像系统。FPGA产生驱动时序、控制CCD上电顺序、调节曝光时间,并实现数据缓存。CCD模拟视频信号经过预处理,通过同轴电缆传输到CCD专用视频处理器进行相关双采样和模数转换,以10位像素深度输出到FPGA,数字视频信号经过差分芯片驱动以低压差分信号（LVDS）格式输出到数据采集卡。集成化视频处理电路提高了系统的信噪比,改善了成像质量。实验表明,CCD成像系统工作稳定可靠,像素读出时钟为10 MHz时,帧频为10帧/s。设计的CCD成像系统性能好、可靠性高、实现周期短,具有很强的可扩展性。     

高度集成电路在光电探测中的设计与应用

由于空间相机的大规模化高集成的发展,以及空间的限制,不得不进行优化设计,甚至通过特殊技术来减少电路板的面积。针对一款TDI CCD探测器的驱动电路的复杂性,基于厚膜技术将驱动电路集成在一个模块中。厚膜技术的优势在于可靠性高,设计灵活,投资小,成本低,周期短。通过厚膜集成后的模块面积减少到未集成的1 3。在实验中用示波器测的厚膜集成后的模块输出的信号完全满足TDI CCD探测器的需求。同时该设计对航天任务中大规模电路集成化提供了一定的参考借鉴作用。     

CCD时序与基于时分复用的实时数据处理系统设计

分析并设计了e2v公司的CCD42-80 Back Illuminated AIMO型CCD器件驱动时序,完成了一种既节省硬件资源,又能实时、准确输出图像数据的CCD数据处理系统.采用了曝光时间可调节设计来适应相机观测目标的多变性,使用时分复用技术结合乒乓操作、后进先出(LiFo)等技术,保证了图像的质量和实时性.应用一片可编程门阵列FPGA作为硬件设计载体,使用Verilog-HDL硬件描述语言并采用自上而下的模块化设计对整个系统进行硬件描述.在系统时钟64 MHz、图像输出速率200 kHz条件下,测试结果表明,时序电路工作正常,可以满足CCD相机的驱动要求,相机系统输出的图像实时、稳定.基本满足了观测系统对CCD相机在成像和数据传输方面的要求.     

高集成度多光谱TDI CCD焦平面系统

提出了一种高集成度TDI CCD焦平面系统,成功应用TDI CCD驱动单元厚膜集成模块完成了具有16路CCD信号输出、像元读出频率20 MHz的高集成度高速多光谱TDI CCD焦平面系统的研制。通过采用双通道CCD信号处理模拟前端、厚膜集成驱动单元模块、高速LVDS图像数据传输接口以及机、电、热一体化仿真设计方法,极大提高了TDI CCD焦平面系统的集成度,降低了系统互连的复杂程度。系统共有4路图像数据传输接口,单路传输能力达到1.6~2.5 Gbps,最高可实现10 Gbps的图像数据带宽,在保证高数据率的同时,提高了数据传输的抗干扰能力。阐述了系统设计方案及多光谱TDI CCD探测器工作原理,并对其中的机电集成设计、驱动单元厚膜集成技术以及高速串行传输总线等关键技术进行了分析描述。通过采用TDI CCD传函测试片对系统进行了测试,焦平面全系统调制传函平均为0.511。     

机载紫外DOAS成像光谱仪CCD成像电路的设计及实施

机载紫外DOAS成像光谱仪通过获取大气与地表的折射或散射的紫外光辐射,监测大气痕量气体的分布与变化,其电子学部件的重要组成部分为CCD成像电路。采用帧转移型面阵CCD-47-20为图像传感器,以现场可编辑门阵列（FPGA）为核心控制器的成像电路模块,设计并实现了一套完整的机载紫外光谱仪成像系统。CCD成像电路完成包括CCD驱动时序电路、CCD数据采集电路,接收CCD模拟图像信号产生数字图像信号,将数字图像信号通过差分芯片驱动以低压差分信号（LVDS）传输给机载通讯系统等功能。讨论了机载紫外成像光谱仪的设计过程,并重点讨论了CCD成像电路的设计过程。设计的机载紫外DOAS成像光谱仪系统成像分辨率为0.286。实验证明满足大气污染气体的观测需求。     

基于FPGA的大面阵CCD高帧频驱动电路设计

介绍了Dalsa公司的33M像素大面阵CCD的内部结构,着重分析了该款CCD的驱动时序.针对大面阵CCD图像传感器帧频较低的缺点,设计了基于现场可编程逻辑门阵列的驱动电路.改进了CCD芯片的偏置电压电路,提出了4 路同时输出以提高帧频的电路设计方法,最高帧频可达2.7帧/s ,相比单端输出时的0.7帧/s提高了约4倍.选用FPGA作为核心器件,使用VHDL语言设计驱动时序,在ISE和Modelsim环境下对所设计的驱动时序发生器进行仿真实验.实验结果表明,所设计的驱动电路能够满足大面阵CCD高帧频应用.     

应用于海洋观测的TDI-CCD驱动电路的设计

面阵CCD及线阵CCD不能胜任海洋目标观测的要求,选用具有高信噪比高灵敏度的时间延迟积分CCD(Time delay integration CCD, TDI-CCD)作为 探测器并实现其驱动电路。在图像采集过程中,TDI-CCD探测器使用两个读取端口输出。 该探测器驱动电路产 生TDI-CCD和A/D的驱动时序。CCD的模拟输出信号被A/D采样,转换成可被计算机识别 的数字信号。采用FPGA作为主控芯片,产生驱动时序,接收被A/D转换过的数字信号, 并发送图像至计算机。利用相关双采样(Correlated double sampling, CDS)技术滤除TDI-CCD模 拟输出信号的相关噪声,提高信号的信噪比。现场可编程门阵列(Field programmable gate array, FPGA)代码在ISE14.7下进行仿真,实验表明,研制的TDI-CCD驱动电路能够产生CCD要求的驱动时序。     

基于FPGA的TDI—CCD时序电路设计

介绍TDI—CCD的特点、工作原理,根据项目所使用的TDI—CCD的使用要求,设计一种基于Ahera公司的现场可编程门阵列（FPGA）EP3C25Q240的TDI—CCD驱动时序电路,驱动时序使用VHDI。语言编写,在Quartus1I平台上进行时序仿真,通过在硬件电路中的测试结果表明,驱动时序满足该款产品的要求。该实验的主要目的是验证这款TDI—CCD的性能,为其应用和进一步的性能改善获得必要的数据,以促进国产CCD的发展及应用。     

基于数字TDI技术的紫外成像系统的设计

为了实现高灵敏度紫外探测,基于600×500元紫外电荷耦合器件(Charge-Coupled Device, CCD) 图像传感器,创新性地运用软件开窗技术设计了一种基于数字时间延迟积分(Time Delay Integration, TDI)的 紫外成像系统。具体分析了成像系统的噪声来源以及TDI阶数M对成像系统信噪比的影响,并从理论上分析了 采用M阶数字TDI技术对成像系统信噪比的影响。然后详细介绍了在FPGA内部实现数字TDI算法的情况,并给 出了数据采集系统中的上位机交互流程。实验结果表明,基于数字TDI技术的紫外成像系统可以获得较 高的图像对比度和信噪比以及优良的成像质量。     

行间转移CCD的时间延迟积分调光方法

针对航空航天相机工作时由于曝光时间导致的图像质量下降问题,提出了行间转移面阵CCD的时间延迟积分(TDI)调光方法。选择行间转移面阵CCD KAI-16000作为成像器件,设计并完成了成像系统,利用FP-GA控制行间转移面阵CCD的驱动信号模式,将普通电子快门调光方法与TDI调光方法相结合,完成实时调光。实验结果表明:该成像系统无需延长曝光时间,依靠改变TDI工作模式下积分级数,解决了由于曝光时间不足导致的图像质量下降问题,图像信噪比(SNR)从13.22dB增加到33.74dB。     

基于FPGA的科学级CCD成像系统设计

针对天文、医学等领域科学成像需要,设计了一套基于FPGA的科学级CCD成像系统,并给出了设计中关键技术的解决方法。首先,FPGA提供CCD正常工作所需要的时序信号,驱动CCD输出模拟图像;再将模拟信号预放大、相关双采样、AD转化后输出给FPGA进行处理;最后,将图像信号在FPGA内部进行格式重组、添加图像信息等操作后输出给存储与显示单元。实验结果表明,获取的图像质量较好,不制冷时读出噪声仅6个电子,满足了科学成像的需要。整个系统性能稳定可靠、实时性强,具有较好的通用性。     

基于FPGA的多通道面阵CCD成像系统设计

以Sarnoff公司的CCD图像传感器VCCD1024H作为敏感元件,设计了一种基于FPGA的多通道面阵CCD成像系统,介绍了CCD工作原理、成像系统总体结构、各部分硬件电路、工作模式及FPGA时序逻辑设计,讨论了成像时序和数据整合。通过仿真验证FPGA逻辑满足成像及数据传输要求,为后续应用奠定了基础。     

一种CCD驱动时序参量化设计方法

通过对帧转移、内线转移、TDI(时间延迟积分)、线列等多种典型CCD驱动时序的共性和差异特征进行分析,提出了一种针对CCD图像传感器驱动时序的参量化设计方法。该方法提取了驱动时序的时间、状态、周期循环次数等16个参量,根据各参量之间的逻辑关系,采用FPGA设计时序发生程序模块,通过上位机对程序模块设置参量值,可实现对工作模式、工作频率、相位延迟等时序关系的调节,达到对CCD图像传感器各路驱动时序灵活控制的目的。此设计应用于CCD图像传感器参量测试系统中,有效地提高了参量测试效率和测试系统的通用性。     

CCD成像系统的模拟自校图形设计

目前航天遥感领域CCD自校图形都是数字式的,仅能在数字链路上检测FPGA逻辑模块和图像数据传输模块,而视频AD模块一直未能实现在轨检测。提出了一种驱动芯片+数模转换芯片的架构,搭建了易行可靠的电路,仿照CCD视频信号格式,并与CCD信号通过电容直接耦合到视频AD输入端。选用FPGA模块来产生与CCD像素时钟同频的逻辑信号,然后输出给驱动芯片EL7156。驱动芯片的低压输出取决于FPGA控制的数模转换芯片的模拟输出,高压输出不变,从而实现灰度变化。当CCD正常工作时,FPGA模块控制模拟自校图形输出为高阻状态,对CCD工作影响微乎其微。试验结果表明:模拟自校图形能与CCD视频信号互不干扰,并可与之分时送入视频AD模块,达到检测整个CCD成像系统工作状态的目的。该电路可检测多个视频AD模块,简单易行且占用很小的PCB空间,所选芯片具有航天应用可靠性。     

基于FPGA的高速CCD工业相机系统设计

针对CCD传感器IL-P3-B具有高实时性、高分辨率及低噪声的优点,设计了一款基于FPGA的工业检测相机.分析了一种基于FPGA的CCD驱动电路结构,给出了驱动时序的QuartusⅡ仿真及其实测波形图.研究了基于FPGA的图像并行校正算法与处理方法.实验结果表明,以FPGA为核心的驱动电路能够产生符合CCD要求的驱动信号;图像经FPGA校正算法处理后,可以提高图像质量.