基于21554的无主多处理器系统实现

分析了Intel-21554非透明桥的结构特点,建立了利用LookupTable基地址模式实现多处理器地址窗的映射机制,描述了实现所述地址映射的详细过程,提供了利用标准非透明桥实现无主多处理器系统的实际背景。     

一种基于共享总线的冗余容错多处理器系统

定义了一种完全基于局部处理器的多处理器系统,讨论了系统的实现条件,提出了一种共享总线结构,建立了处理器域之间基于固定地址窗的信息交换机制,实现了无主多处理器系统.从而解决了高端应用中的设备的冗余备份问题,同时提供了灵活而且任意层次的系统级备份模式,具有最高的处理器安装密度以及信息处理能力.     

一种基于共享总线的冗余容错多处理器系统

定义了一种完全基于局部处理器的多处理器系统,讨论了系统的实现条件,提出了一种共享总线结构,建立了处理器域之间基于固定地址窗的信息交换机制,实现了无主多处理器系统。从而解决了高端应用中的设备的冗余备份问题,同时提供了灵活而且任意层次的系统级备份模式,具有最高的处理器安装密度以及信息处理能力。     

一种基于C-PCI总线的HMCS地址映射机制研究

针对总线型计算机的主机风险与主机效率问题,提出了一种无主多处理器结构,以Intel-21554非透明桥为硬件基础,在这种结构中建立了处理器域之间的地址映射模型。这不但能够解决传统系统面临的根本问题,同时提供了灵活的系统级备份模式,具有最高处理器安装密度以及信息处理能力,系统的综合性能被最大化。     

多处理器系统的结构验证方法

随着近年来多处理器的出现,使得处理器的验证变得越来越重要,同时也给验证工作带来了极大的困难和挑战,越来越多的时间和精力要花在处理器的验证工作上。这篇文章将介绍一种在弱一致性多处理器系统中内存一致性的验证方法——数据染色。     

多处理器共享缓存设计与实现

高速缓存作为中央处理器(CPU)与主存之间的小规模快速存储器,解决了两者数据处理速度的平衡和匹配问题,有助于提高系统整体性能.多处理器(SMP)支持共享和私有数据的缓存,Cache一致性协议用于维护由于多个处理器共享数据引发的多处理器数据一致性问题.论述了一个适用于64位多核处理器的共享缓存设计,包括如何实现多处理器缓存一致性及其全定制后端实现.     

一种三MCU系统的硬件实现

介绍以两片80C196KC为主处理MCU、一片89C51进行动态LED显示的三MCU系统。两80C196KC之间通过互访数据存储器进行数据交换,80C196KC与89C51的通讯使用串行口。     

基于LONWORKS网络的多处理器智能节点设计

在基于ＬＯＮＷＯＲＫＳ网络的现场总线中,Ｎｅｕｒｏｎ芯片是节点的核心,但是其处理能力不足以胜任复杂的计算任务．为增强节点的计算能力,提出并实现了一种非对称多处理器（ＡＭＰ）结构的控制节点设计方案,多个处理器之间采用享总线相连,Ｎｅｕｒｏｎ芯片为主处理器,３个从处理器并行完成信号的高速采样计算．在具体实现中,提出了单缓冲、双通道总线、两级树状网络、通信线程细化等技术手段．按该设计方案实现的总线计轴器     

基于共享总线的多处理器cache一致性的硬件实现*

龙腾R2微处理器是西北工业大学航空微电子中心设计的采用PowerPC体系结构,具有自主知识产权的R ISC微处理器。为了扩展其多处理器的功能,采用总线侦听的方法来维护多处理器环境下的cache一致性。首先介绍了共享总线侦听技术以及侦听协议,然后详细介绍了龙腾R2微处理器的总线侦听部件的实现方案,对几类cache一致性的实现方案以及性能进行了评析。FPGA实验结果表明,总线侦听部件能高效而准确地保证多处理器系统的cache一致性。     

采用DSP与STD的高性能主从多处理器系统的管理软件

本文介绍了一种主从式多处理器系统的管理软件，它是为高性能复杂控制算法在工业现场的实际应用而研制的。该系统将ＳＴＤ工控机的高可靠性、模块化、标准化和Ｉ／Ｏ能力强的优点与ＤＳＰ的高速算术运算能力结合起来；本文所介绍的管理软件适用于多处理器环境，不仅对ＤＳＰ模板进行全面的管理，而且为ＳＴＤ工控机用户提供了使用ＤＳＰ的友好界面。     

基于共享总线的多处理器cache一致性的硬件实现*

龙腾R2微处理器是西北工业大学航空微电子中心设计的采用PowerPC体系结构,具有自主知识产权的RISC微处理器。为了扩展其多处理器的功能,采用总线侦听的方法来维护多处理器环境下的cache一致性。首先介绍了共享总线侦听技术以及侦听协议,然后详细介绍了龙腾R2微处理器的总线侦听部件的实现方案,对几类cache一致性的实现方案以及性能进行了评析。FPGA实验结果表明,总线侦听部件能高效而准确地保证多处理器系统的cache一致性。     

基于FSMC总线的多处理器并行计算系统的研究与设计

嵌入式系统在图像处理、空间计算等领域越来越广泛,如何在功耗、成本和计算能力三个主要方面取得平衡,利用多核和多处理器系统以并行计算方式提高嵌入式系统计算能力是一种有效的解决方案。意法半导体公司基于CortexM3架构的STM32系列提供FSMC总线,利用该总线系统设计一种特殊的SMP多处理器系统并进行图像算法并行化研究。实验结果分析表明,在该嵌入式多处理器平台上配合并行算法能够成倍提图像算法的运行性能。     

基于多处理器系统的超级指令任务调用实现

介绍了一种新型的超级指令任务调用方法,该任务调用方法基于单芯片多处理器架构,它由一个主处理器和三个从处理器构成;在该系统中,终端用户无需掌握应用领域中复杂的、底层的专业算法,这些算法可以由底层的算法工程师事先集成在各个从处理器中,而终端用户只需要对主处理器进行编程;当主处理器的应用程序需要调用某个算法程序的时候,只需要发送一条超级指令给相应的从处理器,该算法程序就可以由从处理器独立完成,这种任务调用方法大大简化了多处理器任务调用,提高了整个系统的并行工作能力.     

多处理器芯片组中PCI桥控制器的设计与实现

分析了多处理器芯片组内通信和PCI通信的特点,设计并实现了在切入通信机制下的PCI桥控制器,该控制器在FPGA布局布线后可以达到66 MHz,有效隐藏PCI协议中的突发传送和读延迟机制给多处理器切入通信带来的性能损耗。该控制器已稳定运行在龙芯多处理器系统中。     

一款基于多处理器片上系统的动态自适应仲裁器

随着深亚微米工艺技术的发展,同一芯片上集成多个处理器得以实现.通信架构是多处理器片上系统的瓶颈,而高效的仲裁器可以解决多个处理器同时访问共享资源引起的冲突和竞争,从而防止系统性能的下降.提出一款算法简单的动态自适应仲裁器.它可以自动调节各个处理器占据的总线带宽,避免饥饿现象.基于多处理器仿真平台的实验结果显示它比传统的仲裁器减少了68%的任务完成时间,缩短了78%的总线等待时间,并且能更好地控制各处理器的总线带宽.     

一种基于总线的多处理器共享内存机制

基于总线的分布式多处理器体系结构是目前常见的高性能路由器硬件体系结构,清华大学计算机系统在研制“863”重大项目“高性能安全路由器”的过程中,在基于CompactPCI总线的PowerPC多处理器平台上实现了一种多处理器共享内存机制,该共享内存机制（SM机制）实现了一系列核心对象,包括SM内存,SM信号量,SM消息队列和SM任务控制块等,本文详细介绍了SM机制的设计与实现并给出了性能测试结果。     

基于PCI Express技术实现智能适配器

通过非透明桥,PCIExpress提供了将智能适配器集成到下一代系统设计中的能力。本文展示了如何使用在PCIExpress环境中采用的实际标准技术,说明了如何将它们用于智能适配器的设计中。