共查询到20条相似文献,搜索用时 0 毫秒
1.
随着特征尺寸的不断减小,深亚微米CMOS工艺其MOSFET的特征频率已经达到50Hz以上,使得利用CMOS工艺实现GHz频段的高频模拟集成电路成为可能,越来越多的射频工程师开始利用先进的CMOS工艺设计射频集成电路,本文给出了一个利用0.35μmCMOS工艺实现的2.9GHz单片低噪声放大器,放大器采用片内集成的螺旋电感实现低噪声和单片集成。在3伏电源下,工作电流为8mA,功率增益大于10dB,输入反射小于-12dB. 相似文献
2.
1GHz 0.5μm CMOS低噪声放大器的设计 总被引:1,自引:0,他引:1
从低噪声放大器(L NA)的设计原理出发,提出并设计了一种工作于1GHz的实用L NA.电路采用共源-共栅的单端结构,用HSPICE软件对电路进行分析和优化.模拟过程中选用的器件采用TSMC0 .5 μm CMOS工艺实现.模拟结果表明所设计的L NA功耗小于15 m W,增益大于10 d B,噪声系数为1.87d B,IIP3大于10 d Bm,输入反射小于- 5 0 d B.可用于1GHz频段无线接收机的前端 相似文献
3.
从低噪声放大器(LNA)的设计原理出发,提出并设计了一种工作于1GHz的实用LNA.电路采用共源-共栅的单端结构,用HSPICE软件对电路进行分析和优化.模拟过程中选用的器件采用TSMC 0.5μm CMOS工艺实现.模拟结果表明所设计的LNA功耗小于15mW,增益大于10dB,噪声系数为1.87dB,IIP3大于10dBm,输入反射小于-50dB.可用于1GHz频段无线接收机的前端. 相似文献
4.
0.18μm CMOS 3.1-10.6GHz超宽带低噪声放大器设计 总被引:8,自引:0,他引:8
介绍了一种基于0.18μm CMOS工艺、适用于超宽带无线通信系统接收前端的低噪声放大器.在3.1~10.6GHz的频带范围内对它仿真获得如下结果:最高增益12dB;增益波动小于2dB;输入端口反射系数S11小于-10dB;输出端口反射系数S22小于-15dB;噪声系数NF小于4.6dB.采用1.5V电源供电,功耗为10.5mW.与近期公开发表的超宽带低噪声放大器仿真结果相比较,本电路结构具有工作带宽大、功耗低、输入匹配电路简单的优点. 相似文献
5.
1.9GHz0.18μm CMOS低噪声放大器的设计 总被引:1,自引:1,他引:0
针对1.9GHzPHS和DECT无线接入系统的应用,提出了一种可工作于1.2V电压的基于源级电感负反馈共源共栅结构而改进的CMOS低噪声放大器,并对其电路结构、噪声及线性特性等主要性能进行分析。并与传统的低噪声放大器进行对比,该电路采用两级放大结构,通过加入电容和电感负反馈可以分别实现低功耗约束下的噪声优化和高的线性度。采用TSMC0.18μm CMOS工艺模型设计与验证,实验结果表明:该低噪声放大器能很好满足要求,且具有1.4dB的噪声系数和好的线性度,输入1dB压缩点-7.8dBm,增益11dB,功耗11mW。 相似文献
6.
介绍了一种频率为1.8GHz的低噪声放大器(LNA)的设计方案,采用TSMC 0.35 μ m CMOS工艺实现,增益为25dB,噪声系数2.56dB,功耗≤10mW,IIP3为-25dB或5dBm. 相似文献
7.
8.
9.
10.
从优化电路结构出发,提出并设计了一种工作于3.8 GHz的低噪声放大器。与传统级联结构相比,该电路引入了级间匹配网络。级间匹配网络的实现,可以使整个电路的功率增益、噪声系数等关键性能指标得到改善。电路采用0.25μm RF CMOS工艺制作,用Hspice软件对电路进行了模拟。结果表明,该电路的正向功率增益为15.67 dB,NF为2.88 dB,IIP3为-0.21 dBm,功耗为25.79 mW。 相似文献
11.
设计了一个共源-共源共栅的两级低噪声放大器,并且在两级之间采用了串联谐振回路来提高电路的性能.该电路采用TSMC 0.18μm CMOS工艺,电源电压为1.8 V.仿真结果显示,在2.45 GHz的中心频率上,该电路能够提供26.92 dB的正向增益及很好的输入输出匹配,噪声系数为0.88 dB,功耗为14.49 mW,1dB压缩点为-9dBm. 相似文献
12.
13.
文中给出了一个应用于超宽带射频接收机中的全集成低噪声放大器,该低噪声放大器采用了电阻并联负反馈与源极退化电感技术的结合,为全差分结构,在Jazz0.18μm RF CMOS工艺下实现,芯片面积为1.08mm2,射频端ESD抗击穿电压为1.4kV。测试结果表明,在1.8V电源电压下,该LNA的工作频带为3.1~4.7GHz,功耗为14.9mW,噪声系数(NF)为1.91~3.24dB,输入三阶交调量(IIP3)为-8dBm。 相似文献
14.
本论文设计并实现了一个用于UWB脉冲体制的3-5GHz超宽带平坦增益的全差分低噪声放大器。在电路设计上,采用了一种增益平坦化技术,并且利用了串连建峰与并联建峰技术,分别实现了宽带的输入匹配与整个电路大的增益带宽积。同时,利用反馈技术,进一步拓展带宽和削减带内增益波动。此LNA才用SMIC 0.18um CMOS射频工艺流片验证。测试结果表面电路3dB带宽为2.4~5.5GHz,最高增益可达13.2dB,在3-5GHz的带内增益波动仅为+/- 0.45dB,最低噪声系数为3.2dB.输入匹配性能良好,在2.9~5.4GHz范围内S11<-13dB,电路的输入P1dB为-11.7dBm@5GHz,电路采样1.8v供电,整个差分电路消耗电流9.6mA. 相似文献
15.
介绍了一种频率为1.8GHz的低噪声放大器(LNA)的设计方案,采用TSMC 0.35μm CMOS工艺实现,增益为25dB,噪声系数2.56dB,功耗≤10mW,IIP3为-25dB或5dBm。 相似文献
16.
由于超宽带技术能够在短距离内传输几百兆的数据,帮助人们摆脱对导线的依赖,因此使得大带宽数据的无线传输从几乎不可能变为现实。尽管目前超宽带技术的标准还没有统一,但是低噪声放大器终归是其接收机中一个不可或缺的重要模块。文章介绍了一种基于0.18μmCMOS工艺、适用于超宽带无线通信系统接收前端的低噪声放大器。结合计算机辅助设计,该超宽带低噪声放大器输入、输出均实现良好的阻抗匹配,在3GHz~10GHz的频带范围内实现了增益G=29±1dB,噪声系数小于4dB。在1.8V工作电压下放大器的直流功耗约为35mW。 相似文献
17.
18.
设计了一种基于0.25μm CMOS工艺的共源共栅型1.3GHz的LNA。从噪声优化、增益及阻抗匹配角度详细分析了电路的设计方法,讨论了寄生电容Cgd、C_match_in及共栅管沟道宽度W2对LNA性能的影响。采用ADS软件,对W2进行扫描和对LNAS参量和噪声系数进行仿真测试结果表明:该LNA在1.3GHz的工作频率下.具有良好的性能指标,噪声系数fN为1.42dB,增益S21为13.687dB.匹配参数S11为-14.769dB,S22为-14.530dB,反向隔离度S12为-52.955dB。 相似文献
19.
基于共源级联放大器的小信号模型,详细分析了宽带放大器的输入阻抗特性和噪声特性。利用MOS晶体管的寄生容性反馈机理,采用TSMC公司标准0.18μmCMOS工艺设计实现了单片集成宽带低噪声放大器,芯片尺寸为0.6mm×1.5mm。测试结果表明,在3.1~5.2GHz频段内,S11<-15dB,S21>12dB,S22<-12dB,噪声系数NF<3.1dB。电源电压为1.8V,功耗为14mW。 相似文献
20.
本文给出了利用0.18umCMOS工艺设计的5.2GHz低噪声放大器。在1.8V电压下,工作电流为24mA增益为15.8dB噪声系数为1.4dB. 相似文献