时钟分配芯片在高速并行数据采集中的应用

目前单片ADC很难同时实现高速和高精度采样,而多片ADC交替采样是提高系统采样率的一种有效方式。假设单片ADC的采样率为f,利用M片ADC进行并行采样,理论上可以把采样率提高到f.M。其中,采样时钟控制是多片ADC并行采样的关键技术之一。本文通过时钟分配芯片AD9510控制采样时钟,采用ADI公司的4片ADC芯片AD9481把实时采样率提高到单片采样率的4倍,即1GHz。     

过采样∑-△ADC中∑-△调制器分析与研究

分析并讨论了过采样∑-△ADC中过采样技术和噪声整形技术的工作原理,∑-△调制器的级数对整形效果的影响及调制器的结构选择,并用MATLAB语言的simulink工具箱进行了系统级的仿真.     

过采样Σ-Δ ADC中Σ-Δ调制器分析与研究

分析并讨论了过采样Σ-ΔADC中过采样技术和噪声整形技术的工作原理,Σ-Δ调制器的级数对整形效果的影响及调制器的结构选择,并用MATLAB语言的simulink工具箱进行了系统级的仿真。     

高性能同时采样ADC在电力线监控系统中的应用

阐述了MAX11046等同时采样ADC在电力线监测中的应用,介绍了交流电测量的基本原理,给出了电网监测的典型应用以及国际标准对监测系统的要求.归纳了MAX11046电力线监测的独特优势并提供了一个应用案例,介绍如何选择外围器件,优化系统性能.     

磁存储读写通道伺服Burst信号采样模型的优化与仿真分析

在伺服系统中,为了计算出伺服位置误差信号（PES）,需对伺服burst信号进行高精度采样并通过FFT计算。但目前大多数公司为了降低成本,使用带硬盘控制器芯片88i6310作为伺服读写通道控制芯片,其读写通道伺服系统都采用6位ADC转换器,并且伺服系统和数据信号共用采样电路。由于采样时会产生量化噪声干扰,因此对伺服burst信号来说6位分辨率的ADC转换器显然是不够的,经过FFr计算后burst信号会产生较大的误差。首先依据采样量化误差模型分析了现有的伺服系统过采样模型,并提出了改进型的伺服系统过采样模型。通过仿真得知,改进型采样方案将平均量化误差由原来的0．38LSB降到了0．14LSB,A1X2转换器的分辨率由原来的7．5bit提高到8．8bit。     

基于STM32微控制器的过采样技术研究与实现

针对微控制器自带ADC精度较低而外部高精度ADC价格较高的情况,介绍了过采样技术提高微控制器ADC精度的基本原理,对其在基于Cortex—M3内核的STM32微控制器上的实现进行了可行性分析。经过初步数据分析,证明过采样技术可以在该微控制器上实现。结合微控制器特性,给出了具体的软件实现方法,并对其进行了测试。论文在最后还对过采样技术给处理器带来的负荷以及其本身的局限性进行了分析。实验证明,在STM32微控制器上使用过采样技术,能够减小处理器负荷、有效地提高其自带ADC的精度。     

TMS320F28027中两种A/D采样方式的实现

以TMS320F28027为代表的TI C28xPiccolo系列微处理器采用了以SOC为基础的ADC,其配置方式不同于TI其他系列MCU基于Sequencer的ADC。在TMS320F28027的基础上,详细介绍了其ADC的工作原理,以及顺序采样和同步采样两种采样方式的配置方法。     

基于STM32微控制器的过采样技术研究与实现

针对微控制器自带ADC精度较低而外部高精度ADC价格较高的情况,介绍了过采样技术提高微控制器ADC精度的基本原理,对其在基于Cortex—M3内核的STM32微控制器上的实现进行了可行性分析。经过初步数据分析,证明过采样技术可以在该微控制器上实现。结合微控制器特性,给出了具体的软件实现方法,并对其进行了测试。论文在最后还对过采样技术给处理器带来的负荷以及其本身的局限性进行了分析。实验证明,在STM32微控制器上使用过采样技术,能够减小处理器负荷、有效地提高其自带ADC的精度。     

用于温湿度信号采集的∑-Δ型ADC的设计与实现

为实现室内育种多通道温湿度的信号采集,采用基于过采样原理的∑-△模数转换器(ADC)及FPGA的方案更为方便简单.针对温湿度采集的低成本、低精度要求,选择了由FPGA的低压差分输入端(LVDS)及其内部的抽取型级联积分梳状(CIC)滤波器实现的一阶ADC.该ADC分辨率达到12位,转换时间约为350 μs,温湿度测量精度完全满足同类型系统指标要求,可作慢信号采集的通用ADC.通过ChipScope在线调试和改进调理电路,使得测量误差进一步减小.还可采用高阶ADC满足高精度多种类模拟信号测量,具有适用性强、成本低、功耗低,且集成度高等特点.     

凌力尔特推出16位低功率125 Msps ADC

凌力尔特公司(Linear Technology Corporation)推出3个低功率16位、25~125 Msps模数转换器(ADC)系列。LTC2165和LTC2185系列分别为单通道和双通道同时采样并行ADC,可提供全速率CMOS或双数据速率(DDR)CMOS/LVDS数字输出选项,并具有可编程数字输出定时、可编程LVDS输出电流和任选的LVDS输出终端。LTC2195系列包括具串行LVDS输出的双通道、同步采样ADC。每个ADC系列都提供了一种引脚兼容的转换器选择,采样速率最高可达125 Msps,并专为在额定速度条件下实现极低功耗而优化。凌力尔特推出16位低功率125 Msps A     

AD0809与微机直接互连采样分析

在单片机外围扩展中,模拟至数字转换器（ADC）常用的标准电路在采样芯片和单片机之间需要多个元件对信号进行转换,虽然精度很高,但结构复杂,成本较高。该文对某些特定条件下用单片机进行ADC采样的方法进行了初步的探索,利用单片机直接与ADC0809进行连接,通过单片机l产生各种时钟和控制信号来完成ADC采样,简化了采样的线路。对比了该电路与传统电路的差别,并讨论了该采样方法的使用条件和应用参数。     

高精度数据采集模块设计及CCSLink性能测试

从器件选择和电路设计两方面,设计了无线电导航接收机的高速数据采集模块,并利用集成在MATLAB中的CCSLink工具和作者开发的接收机板上的FPGA和DSP,设计了基于FPGA和DSP的测试软件,对ADC进行了可编程、数字化的性能测试。     

高速ADC频域特性测试系统的设计

针对传统专用高速模数转换器频域特性测试系统构建难度大、成本高的问题,利用基于加窗和插值FFr算法的测试方法,提出一种低成本高速ADC频域特性测试系统,给出ADC采样时钟驱动电路、ADC输入信号驱动电路、FIFO缓存电路及USB接口电路的关键设计技术。     

一种实现ADC采样数据回路自检的方法

ADC采样数据作为电力系统二次保护装置数据的重要来源,是保护装置动作行为的重要判断依据.然而目前市场上主流的多通道同步ADC芯片不具备采样数据校验功能,芯片焊接问题导致的采样数据异常无法及时发现,而这将可能导致保护装置误动作,造成严重的电力事故.本文提出了一种ADC采样数据回路自检的实现方法,通过外部自检回路回馈的方式巧妙的配合ADC芯片采样时序来检查ADC芯片是否存在焊接问题,从而判断ADC采样数据回路是否连接正常.该方法实时性高,可有效降低因ADC采样数据异常而导致保护装置错误的动作行为而产生的恶劣影响和经济损失.     

Configurable symbol synchronizers for software-defined radio applications

In many synchronous receivers, symbol timing synchronization is achieved through implementation of an analog phase locked loop (PLL). A phase detector and voltage-controlled oscillator drive a reference signal to be in phase with the received training sequence. Due to the quick phase convergence this option is attractive; however, limitations in pre-packaged hardware make this approach infeasible at times. Changes in the received symbol rate in software radio applications can further complicate the hardware implementation by requiring additional control signals to alter the frequency of the reference signal. This paper examines a configurable symbol synchronizer for software-defined radio (SDR) architecture with a predefined RF front end. In this scenario, we implement a typical method for digital phase locking and make it adaptable to different data rates. A pre-synchronization step is used to provide a reasonable initial estimate for the received symbol period for lower, over-sampled data rates. This decreases the synchronization time while maintaining a constant sampling period at the ADC. It also maintains the down-conversion stage at the receiver. The paper shows the feasibility of this architecture to support wide range of symbol rates.     

基于自适应相关多采样技术的CMOS图像传感器列级单斜ADC设计

为了降低CMOS图像传感器的噪声水平,本文提出了一种基于自适应相关多采样技术的单斜ADC,可以根据光强自动选择合适的斜坡信号完成A/D转换.通过在低照度下使用小范围、高增益的斜坡信号进行多采样操作,可以充分降低读出噪声.多斜坡发生器由温度计码电容型DAC实现,此外还分析并校准了斜坡信号的失调电压和增益误差.提出的单斜ADC是在标准的110 nm 1P4M工艺下设计仿真的.仿真结果表明:基于自适应相关多采样技术的单斜ADC不会增加总A/D转换时间,同时在8倍的前置放大器增益下实现了最低59μVrms的读出噪声.此外当前置放大器为2倍增益时,读出噪声从强光下的211μVrms降低到弱光下的92μVrms,噪声的降低对应于7.21 dB信噪比的提高.另外,本文的品质因数为3.77 nVrms·s.     

20GSa/s高速采集模块设计与实现

现代电子信号测试带宽已超过吉赫兹,对采样率达几十吉赫兹的高速数据采集与存储提出更高的要求,而现有的模拟数字转换(ADC)芯片只有几个吉赫兹的采集速率,不能直接满足对于超高采样速率的需求;文中提出了基于多片ADC并行交叉采样的20GSa/s高速采集与存储的设计方案,重点介绍了20GSa/s高速交叉采样的实现方式及误差来源和误差校准、交叉采样需要高速时钟的相位校准设计及具体校准方式、不同时钟域下160Gbps高速采集数据存储等核心技术,利用现有的高速ADC,最终实现了高达20GSa/s的数据采集与实时存储。     

基于Virtex6的高速串行数据采集与传输

随着现代工业科技飞速发展,某些特定的大容量数据系统要求有很高的采样频率及较高的通信效率。本文通过ADC12D800RF实现高速采样,并基于 Xilinx Virtex6 FPGA的 GTX高速串行接口实现可靠高速传输,从而满足大容量高速数据系统的要求。     

高速A/D与微处理器间的数据缓存技术

由于数字信号处理的种种优点,现在多数时候是将模拟信号转换成数字信号再进行处理。在雷达系统中往往产生高频信号,要对这类信号进行数字处理,根据恩奎斯特采样定律,要求A/D采样率高达Gsps量级。对此例高频信号进行采样的系统,就是所谓的高速数据采集系统。高速数据采集具有系统数据吞吐率高的特点,要求系统在短时间内能够传输并存储采集结果。模数转换后的数据快速存储能力在一定程度上制约着A/D转换的频率和最大采集时间。故高速数据采集系统中的数据存储是一个热点和难点。文中研究讨论了一种高达1Gsps的A/D与微处理器间的数据缓存技术。