深硅刻蚀实现3D集成封装

贯穿硅的通孔技术正被用于MEMS制造、功率器件和3D结构中。Sematech在2004年提出,光靠改变互连的工艺和材料还不足以满足下一代IC的性能要求,同时预测所需的推动力可能来自于不同种类器件的混合集成1。目前,各大器件制造商和封装厂都在积极研发晶圆级封装技术,以满足未来器件小型化和更多功能的要求。这类尺寸缩小对数码相机、手机和PDA等产品带来的好处最大。     

叠层式3D封装技术发展现状

随着电子产品朝小型化、高密度化、高可靠性、低功耗方向发展,将多种芯片、器件集成于同一封装体的3D封装成为满足技术发展的新方向,其中叠层3D封装因具有集成度高、质量轻、封装尺寸小、制造成本低等特点而具有广阔的应用前景。综述了叠层式3D封装的主要类型、性能特点、技术优势以及应用现状。     

三维（3—D）封装技术

3-D多芯片组件（MCM）是未来微电子封装的发展趋势。本文介绍了超大规模集成（VLSI）用的3-D封装技术的最新进展,详细报导了垂直互连技术,概括讨论了选择3-D叠层技术的一些关键问题,并对3-D封装和2-D封装及分立器件进行了对比。     

高可靠电子产品中3D-plus器件装配工艺可靠性研究

与传统的表面贴装器件相比,3D-plus封装形式的器件Z向尺寸较大、重心较高,影响器件的力学适应性。其特殊的封装工艺带来了引线搪锡、焊接及防护等诸多工艺困难。介绍了3D-plus封装器件的结构工艺特点。总结了该类器件电装全过程中的实施工艺。通过开展相关的工艺可靠性试验,证明在现有的工艺条件下采用目前的实施工艺能够满足产品的高可靠性实施要求。     

热学环境下2.5D封装器件60Pb40Sn互连焊点可靠性研究

2.5D封装具有信号传输快、封装密度高等特点,被广泛应用于高性能集成电路封装工艺中。目前2.5D器件在互连焊点方面通常采用无铅焊料,不满足宇航用器件含铅量不低于3%的要求。采用60Pb40Sn焊料作为2.5D封装器件中硅转接基板与上层芯片之间互连焊点,评估了60Pb40Sn焊点的互连可靠性,结果显示器件在1000次-65～150℃温度循环、1000 h 150℃稳定性烘焙、500次-65～150℃热冲击后互连合格,初步证实了60Pb40Sn焊料在2.5D封装器件应用的可行性。     

Vishay推出新型VEMT系列硅NPN光电晶体管

Vishay Intertechnology．Inc．推出的新系列VEMT宽角光电晶体管采用可与无铅（Pb）焊接兼容的PLCC-2表面贴装封装。VEMT系列中的器件可作为Vishay当前的TEMT系列光电晶体管的针脚对针脚及功能等同的器件,从而可实现快速轻松的替代。以满足绿色环保对无铅（Pb）焊接要求。     

双向硅ESD保护器件

SESD0201P1BN-0400-090（0201封装）和SESD0402P1BN-0450-090（0402封装）两种器件的双向操作，可方便地在印刷电路板（PCB）上实现无定向约束安装，并免去了对极性检查的需要。不同于采用焊垫位于器件底部的传统ESD二极管封装，在器件已被安装到PCB上之后，该ChipSESD器件的被动封装还能允许方便的焊接检查。     

德州仪器菲律宾工厂3D封装产品出货量突破3000万套

近日，德州仪器（TI）宣布PowerStack封装技术产品出货量已突破3000万套，该技术可为电源管理器件显著提高性能，降低功耗，并改进芯片密度。PowerStack技术的优势是通过创新型封装方法实现的，即在接地引脚框架上堆栈TINexFETFM功率MOSFET，并采用多个铜弹片连接输入输出电压引脚。     

10 Gb/s电吸收调制器的微波封装设计

在高速光电子器件的微波封装过程中，需要综合考虑封装寄生参数和芯片寄生参数对器件高频性能的影响。利用封装寄生参数对芯片寄生参数的补偿作用，成功实现了10Gb／s电吸收调制激光器（EML）的高频封装。通过封装前后芯片和器件的小信号频率响应测试结果对比，器件的反射参数和传输参数有所改善，3dB带宽达到10GHz；并进行了10Gb／s速率的光纤传输实验，经过40km光纤传输后通道代价不到1dBm（误码率为10^-12），满足10Gb／s长距离光纤传输系统的要求。     

硅通孔互连技术的开发与应用

随着三维叠层封装、MEMS封装、垂直集成传感器阵列以及台面MOS功率器件倒装焊技术的开发,硅通孔互连技术正在受到越来越广泛的重视和研究。文中叙述了几种硅通孔互连技术的制造方法,以及它们在三维封装、MEMS封装、高密度硅基板、垂直集成传感器阵列和台面MOS功率器件等方面的应用。最后,进一步阐述了硅通孔互连中几项关键技术的研究现状以及存在的挑战。     

应变硅

应变硅是为满足45nm工艺要求，利用通过外延或生长的方法改变晶体的晶格结构产生的应力，达到改善器件性能的一种新新方法。晶体结构中产生的张力可以提高电子迁移率，而收缩力可以提高空穴迁移率，因此可以将这两种应力分别用于NMOS和PMOS。     

用于MEMS器件芯片级封装的金-硅键合技术研究

MEMS器件大都含有可动的硅结构，在器件加工过程中，特别是在封装过程中极易受损，大大影响器件的成品率。如果能在MEMS器件可动结构完成以后，加上一层封盖保护，可以显著提高器件的成品率和可靠性。本文提出了一种用于MEMS芯片封盖保护的金-硅键合新结构，实验证明此方法简单实用，效果良好。该技术与器件制造工艺兼容，键合温度低，有足够的键合强度，不损坏器件结构，实现了MEMS器件的芯片级封装。我们已经将此技术成功地应用于射流陀螺的制造工艺中。     

400G FR4硅光收发模块的研究

随着5G、人工智能的大规模应用,数据中心使用的光模块也相应朝着高速率和低成本方向发展.根据上述需求,介绍了一种400G FR4硅光收发模块设计方案,研发了相应的核心光子器件,该模块使用硅基电光调制器来实现高速率的光信号调制,搭配波分复用解复用器进一步提高模块的整体传输速率,并通过测试验证了器件的性能满足设计要求.采用板上芯片封装(Chip-On-Board,COB)技术,通过对模块光路部分开发设计,激光器到调制器的耦合效率可以达到-2.1 dB,实现了各光电器件之间的低损耗耦合,为400G光模块的设计和实现提供参考.     

用于系统级封装和3D互连的圆片间及芯片一圆片的集成技术

系统级封装和3D互连的技术可行性及其潜力，近年来在得到了详尽的分析和业界广泛的认可。目前的热点聚集在新颖的制造和集成方案方面，它要求同时满足经济性和技术要求。尽管系统级封装和3维互连的基本原理十分相似，但其广泛的应用范围需要各种各样的制造工艺。[第一段]     

可以解决众多封装难题的CSP-ASIP

无线手持设备、掌上电脑以及其他移动电子设备的增加导致了消费者对各种小外形、特征丰富产品的需要。为了满足越来越小的器件同时具有更多功能的市场趋势和移动设计要求，业界开发了芯片级封装(CSP)形式的特定应用集成无源(ASIP)阵列或集成无源器件(IPD)。     

一种低成本的硅垂直互连技术

1引言 近年来，随着三维叠层封装技术和MEMS封装技术的发展，硅垂直互连技术正在受到越来越多的重视【1】。这一技术通过在硅片上制作出垂直电互连来实现芯片正面与背面或上下芯片之间的互连，从而缩短了互连线的长度并为芯片提供更为优异的电性能。其应用包括：台面MOS功率器件的倒装芯片封装【2】、垂直集成传感器阵列的制造【3】、RF-MEMS器件的封装【4】、高性能硅基板的开发【5】和芯片的三维叠层封装【6】。     

系统级封装使用的硅基板

近年来,便携式发展和系统小型化的趋势,要求芯片上集成更多不同类型的元器件,如RF IC、各类无源元件、光机电器件、天线、连接器和传感器等.单一材料和标准工艺的SoC受到了限制,在其基础上,快速发展的系统级封装（SiP）在一个封装内不仅可以组装多个芯片,还可以将上述不同类型的器件和电路芯片叠在一起,构建成更为复杂的、完整的系统.     

C＆D高效电压调整模块

C＆D Technologies推出一款新的电压调整模块（VRM）系列，其高效率、大电流密度和快速的瞬间负载反应满足AMD64处理器供电规范。80A电流的VRK81B080CS和VRK818080CU分别为2U和1U高度单位，100A的VRK8IBl00TH为水平封装，高度只有0.415英寸，可用在极小体积的应用中。三种模块据称都可达到85％的效率，如此高的效率可实现较低的器件温度，     

微波器件金属陶瓷外壳电性能设计及实践(续)--微波器件封装之一

（上接第2002.11期54页）3实践微波器件外壳电性能设计目标，就是如何降低外壳的电容、电感和电阻，控制特性阻抗，以满足器件要求。但是这些参数往往是相互制约的，如电容和电感、电阻和电容，反馈电容和输入、输出电容等等。因此需要折衷考虑，最终对各参数进行优化。另一方面，由于我们多年来已经成功开发了上百种微波器件外壳，积累了相当多的经验和模式，借鉴这些经验和模式，应用于外壳设计中，无疑是一个捷径。以下是几种行之有效的改善外壳电性能的结构和模式。瓷件外形尺寸/mm13×11×2.37×输入输出电容/pF0.80.71工作频率/GHz3…     

双极晶体管和肖特基二极管改进技术

设计进步以及封装技术的改进使得开发优化的分立半导体器件成为可能，例如低饱和电压晶体管以及超低正向压降肖特基整流二极管。此类新器件可满足当今电子产品在散热、效率、空间占用和成本方面的高要求。对于便携式电池供电设备(如笔记本电脑、数字相机)以及汽车中的负载切换和电源系统，此类新器件是首选的解决方案。