基于AD9951的差分快速跳频系统频率合成器的设计

选用内部时钟为400MHz的高性能直接数字合成频率源DDS芯片AD9951作为核心器件设计频率合成器,采用DDS+DSP的设计方案。利用锁相环ADF4113为AD9951提供参考时钟。阐述了AD9951芯片的主要性能及其在快速频率合成器设计中的应用方法。     

一种基于DDS和PLL的高分辨率RF频率合成方法

本文在描述锁相环和直接数字频率合成的原理及优缺点的基础上,介绍了一种基于DDS和PLL的高分辨率RF频率合成方法,分析了仿真和测试结果,为高分辨率RF频率合成器的设计提供了一种思路。     

单片机控制的直接数字频率合成器

直接数字频率合成是一种新的频率合成技术；它由相位累加器、只读存贮器、D／A转换器及低通滤波器组成。本文介绍了一种用中、大规模集成电路实现直接数字频率合成器的方法，该直接数字频率合成器用8031单片机作相位增量控制器，所需频率直接从键盘敲入，频率值同时在数码显示器上显示。     

基于FPGA的直接数字频率合成器的设计

直接数字频率合成是一种新的频率合成技术,介绍了利用Altera的FPGA器件实现直接数字频率合成器的工作原理和电路设计方法,并利用FLEX器件实现了DDS电路。     

一种提高频率合成器分辨率的新方法

本文结合一个实际的频率合成器,详细介绍利用相位合成技术提高单环数字式频率合成器频率分辨率的方法与原理.     

一种实用的超短波跳频频率合成器的设计

跳频通信的关键技术之一是跳频频率合成器的研制,文中介绍了一种用DDS技术结合锁相环的倍频方案,实现了频率的快速跳变和精细步进,同时简化了系统的设计并提高了系统的可靠性。     

一种新型实用的短波频率合成器

介绍一种新型、实用的短波频率合成器。分析了该频率合成器的工作原理和设计注意事项，提出了具体的实施方案，目前该项目已成功地完成了研制，并已大批量地应用于短波通信设备。     

一种宽频带低功耗的数字式微波频率合成器

本文介绍的数字式微波频率合成器,采用直接分频锁相方式,使压控振荡器和分频器直接工作在微波频段,其突出特点是输出频率范围宽(750MHz～950MHz频道间隔为50MHz),频率稳度高(-25℃～+50℃内,优于1×10~(-5)),功耗低(<0.7W),电路简单,体积小。本文主要介绍该合成器系统方案设计和工作原理及部分实际电路和测试结果。     

一种多通道数据流直接数字频率合成器

采用0.13μm工艺,设计了一种10 bit精度、无杂散动态范围(SFDR)为54 dBc、最大工作频率达到1.2 GHz的直接数字频率合成器DDFS。采用多通道数据流结构,提高了工作频率;利用QLA技术对ROM查询表进行了优化,压缩了ROM查询表的大小,提高了频谱纯度。     

基于FPGA的直接数字频率合成器设计

随着数字集成电路和微电子技术,尤其是现场可编程门阵列(FPGA)器件的发展产生了第三代频率合成技术--直接数字频率合成(DDFS).本文介绍了利用可编程逻辑门阵列FPGA器件实现直接数字频率合成器(DDFS)的工作原理;给出了利用ALTERA公司的FPGA芯片(FLEX10K系列EPF10K10LC84-4器件)完成DDFS系统设计的具体方法.在设计中所用编程语言是VHDL.     

一种新型实用的PLL/DDS混合型短波频率合成器

文章介绍一种新型、实用的短波频率合成器。该频率合成器将国外最新的直接数字频率合成器(DDS)技术和传统的锁相环(PLL)技术有机地结合起来,与多环频率合成器相比,具有线路简洁、设计合理、频率转换速度快、可靠性高等优点;而与普通的单环频率合成器相比,具有更高的频率分辨率和更低的相位噪声。文中分析了该频率合成器的工作原理和设计注意事项,提出了具体的实施方案。     

一种易于产品化的十进制频率合成器

介绍的频率合成器是用一个５ＭＨｚ的恒温控制的高稳定时钟合成出２．７～３．６ＭＨｚ十个标准子钟源，通过八个十进制电子开关一一加到八个（根据频率分辨率的要求可增减）混频环中，再经过倍频和混频可获得０．１Ｈｚ～１００ＭＨｚ频率范围的精密信号。由于十个子钟源及八个混频环，电路结构一样，器件品种相同，很容易产品化。     

采用DDS PLL技术实现的L波段频率合成器

直接数字合成(DDS)是近年发展起来的一种新型合成技术,有频率分辨率高,转换时间短,相位噪声低等特点,与锁相合成技术(PLL)配合,可以设计出频带宽、分辨率高的频率合成器。本文介绍了一种DDS PLL的混合结构,实现了一个用于卫星数据采集系统中频发射单元载频源的频率合成器。     

一种新型的PLL/DDS混合型微波频率合成器的研究

本文研究了一种新型的微波频率合成器。该频率合成器将普通的锁相环(PLL)技术和直接数字频率合成器(DDS)有机地结合起来,只需在一般的单环频率合成器的基础上增加少量器件,就可以获得精确的频率分辨率和相当低的相位噪声,性能大大优于单环频率合成器而仅略低于双环,结构却比双环简单,成本也较低。代表了获得高性能价格比频率合成器的发展方向。文中给出了该频率合成器的设计方案和工作原理,并对其相位噪声特性作了分析。最后搭试了一个实验电路,给出了实验结果。     

嵌入式数字频率合成器的液晶显示设计

为了实现以HMS30C7202微处理器为核心的数字频率合成器的输入与输出显示,采用了AM320240L2TMQW00H TFT彩色液晶显示屏,设计了显示屏的控制操作系统和接口电路,进行了液晶显示屏的模块初始化,设置了调色板代码,完成了数字频率合成器的液晶显示系统的设计.     

AD7008在数字频率合成器中的应用

介绍了ＡＤ７００８的结构原理和性能特点，并结合ＡＤ７００８在数字频率合成器中的应用，给出了相应的硬件设计图和控制软件。     

基于AD9959的雷达频率合成器的设计

为实现雷达所需的高精度、高分辨率和高稳定度频率信号的要求,针对高性能频率合成芯片AD9959的性能特点,结合高性能锁相频率合成芯片ADF4110的优点,设计一种基于DDS+FPGA+PLL的雷达频率合成器。介绍了AD9959的主要功能特点,并对其内部结构进行说明,设计了频率合成器的硬件组成原理,利用SPI串行通信接口实现了与FPGA的通信控制,最后通过对系统相位噪声的计算,说明该设计达到了预期的目标。     

频率直接数字合成器的一种存储优化方法研究

直接数字频率合成(DDS)是一种先进的频率合成技术.正弦相位-振幅映射是DDS的核心部件之一.正弦查找表方案需要较多片上存储器资源,成本较高,因而,提出了一种基于相邻采样点振幅增量的改进方案.分析改进方案的资源开销,介绍其实现技术,并以FPGA为开发平台实现了改进方案.从功能、误差、最高工作频率、资源开销等方面对改进方案进行了评估.结果表明:改进方案以较小硬件资源额外开销为代价,节约了大量片上存储器资源,同时保证最高工作频率不变.     

采用DDS+PLL技术实现的L波段频率合成器

直接数字合成(DDS)是近年发展起来的一种新型合成技术,有频率分辨率高,转换时间短,相位噪声低等特点,与锁相合成技术(PLL)配合,可以设计出频带宽、分辨率高的频率合成器.本文介绍了一种DDS+PLL的混合结构,实现了一个用于卫星数据采集系统中频发射单元载频源的频率合成器.     

基于FPGA的直接数字频率合成器的设计和实现

介绍了利用Altera的FPGA器件(ACEXEP1K50)实现直接数字频率合成器的工作原理、设计思路、电路结构和改进优化方法。