一种低功耗高共模抑制比运算放大器设计

为了解决传统伪差分跨导运算放大器共模抑制比较差的问题,提出了一种新型低功耗伪差分CMOS运算跨导放大器.通过共模前馈技术消除了电路输出节点处的输入共模信号,以便以最小的面积成本、功耗和寄生分量来提高共模抑制比(CMRR),并采用TSMC 0.18μm CMOS工艺对该OTA进行模拟仿真.仿真结果表明,在2 p F电容负载下,该OTA的直流增益为46.4 d B,增益带宽为14.5 MHz,相位裕度为85°.该OTA的CMRR高达110.1 d B,且在1.2 V单电源电压下,其功耗仅为28.6μW,面积仅为33×10-5mm2.     

低电压低功耗伪差分两级运算跨导放大器设计

为了满足电池供电设备低功耗、低电压的要求,提出一种用于超低电压和低功率混合信号应用的、基于米勒补偿的两级全差分伪运算跨导放大器(OTA).该放大器电路使用标准的0.18μm数字CMOS工艺设计,利用PMOS晶体管的衬体偏置减小阈值电压,输入和输出级设计为AB类模式以增大电压摆幅.将输入级用作伪反相器增强了输入跨导,并采用正反馈技术来增强输出跨导,从而增大直流增益.在0.5 V电源电压以及5 pF负载下对放大器进行模拟仿真.仿真结果表明,当单位增益频率为35 kHz时,OTA的直流增益为88 d B,相位裕量为62°.与现有技术相比,所提出的OTA品质因数改善了单位增益频率和转换速率,此外,其功耗仅为0.08μW,低于其他文献所提到的OTA.     

用于低功耗A/D转换器的运算跨导放大器设计

设计了一种适用于采用级间共用运放技术的10bit流水线A/D转换器(ADC)的低功耗全差分运算跨导放大器(OTA).该放大器由一个改进的折叠共源共栅结构和一个套筒共源共栅结构共同组成,利用时钟控制,使ADC的采样保持和余量增益电路正常工作并满足其性能要求.基于0.6μmCMOS工艺对电路进行了设计,并利用HSpice软件对电路进行了仿真.仿真结果表明,该放大器在采样保持和奇数级电路中开环增益为60dB,偶数级电路开环增益为50dB,总功耗仅为4.5mW,满足低功耗ADC所要求的性能指标.     

无共模反馈电路的低功耗可变增益放大器

设计了一种低功耗高动态范围数字控制的可变增益放大器.提出了一种新的稳定输出共模电平的方法,在负载电阻切换的同时改变流过电阻中的电流来保持电阻上的电压降不变,从而稳定输出共模电平.该方法无需额外的共模反馈电路,降低了功耗.同时采用级间电容耦合结构解决了直流失调问题,不需要直流失调校准电路.采用 TSMC 0.18μm CMOS工艺进行了电路设计和仿真.仿真结果表明,该可变增益放大器消耗的平均电流为504.7μA,-3dB带宽大于1.16MHz, 动态范围达到了81dB,变化步长为3dB,增益误差小于±0.65dB.     

全差分结构低功耗CMOS运算放大器设计

为了减小低电源电压以及短沟道效应对放大器的影响,获得低电压高增益的放大器,提出了一种基于65 nm CMOS工艺技术的全差分运算跨导放大器(OTA).采用基于增益增强技术的折叠共源共栅拓扑结构,使放大器具有轨到轨输入及大输出摆幅特性,同时兼备高速、高增益及低功耗优点.电路仿真结果表明,其直流增益为82 d B,增益带宽为477 MHz,相位裕度为59°.正常工艺角下稳定时间为10 ns,稳定精度为0.05%,而功耗仅为4.8 m W.     

一种轨至轨输入的低压低功耗运放的设计

采用0．35um的CMOS标准工艺，设计了一种轨至轨输入，静态功耗在150uW，相位增益为86dB，单位增益带宽为2．3MHz的低压低功耗运算放大器，该运放在各种共模输入电平下有着几乎恒定的跨导，使频率补偿更容易实现，可应用于VLSI(very large—scale integration)库单元及其相关技术领域。     

带共模反馈的CMOS套筒式高增益运算放大器

提出了一种单电源5V供电的带共模反馈的两级套筒式运算放大器结构.该套筒式运算放大器的输入共模反馈结构使输出共模电平维持在2.5 V左右,增益可达到110dB以上,相位裕度为50°,单位增益带宽为60.83 MHz.     

一种低功耗高性能AB类运算放大器的设计

为了解决传统运算放大器在物联网系统等低功耗应用中转换速率较低和增益带宽积较小的问题,设计了一种新型的AB类运算放大器。提出了基于差分对管的电流复用技术,将输入晶体管产生的差分电流再次利用,提高了电路的输出电流,获得了更高的转换速率、增益带宽积和直流增益。此外,结合了基于自适应偏置电路的AB类输入级和局部共模反馈电路,使得运算放大器输出级的动态电流摆脱了静态电流的限制,以较小的静态电流获得了较大的动态电流,进一步提升了电路的关键性能参数。基于180 nm CMOS工艺,对运算放大器进行设计和验证。仿真结果表明：在70 pF的负载电容下,正负转换速率分别为23.55 V/μs和-31.47 V/μs,增益带宽积为2.38 MHz,直流增益为63 dB,静态功耗仅为23μW。与传统的AB类运算放大器相比,所提出的电路在实现低功耗的同时具有更高的转换速率、增益带宽积和直流增益,适用于模数转换器和电源管理等低功耗电路系统。     

一种衬底驱动的0.5V全差分运算放大器

为了满足当今对低压低功耗电路的需求,设计了一种工作在0.5V电源电压环境的全差分运算放大器．电路使用了由衬底驱动的输入级和工作在亚阈值区的输出级,并利用交叉耦合输入晶体管的结构产生负跨导来提高增益．采用0.18μm的CMOS工艺,阈值电压约为0.5V的器件模型．Hspice仿真结果表明:直流增益为60dB,单位增益带宽为5.4MHz,功耗为138μW．     

0.6μm CMOS工艺折叠共源共栅运算放大器设计

折叠共源共栅结构改进了传统的两级运算放大器的输入范围和电源电压抑制特性,优化了二阶性能指标。利用mosis 0.6μm CMOS工艺模型参数,设计了折叠共源共栅结构的运算放大器,对各性能参数的仿真结果表明:该电路的开环增益为80 dB,单位增益带宽为20 MHz,相位裕度73°,功耗仅为3 mW。     

基于共源共栅反相器的极低功耗Sigma-Delta调制器设计

为了满足穿戴式医疗设备中低功耗、高精度的模数转换应用需求,设计一种基于共源共栅反相器的低功耗14 bit/500 Hz Sigma-Delta调制器电路.在低电源电压环境下,该电路采用栅压自举开关完成了高精度的信号采样.利用共源共栅反相器替换传统Sigma-Delta调制器的跨导放大器（DTA）,有效降低了电路功耗.电路采用SMIC 0.13 μm 1P8M 混合信号工艺实现,测试结果表明,在供电电压为0.6 V、时钟频率为256 kHz、信号带宽为500 Hz内,Sigma-Delta调制器输出信号最大信噪失真比为69.7 dB,有效精度为11.3 bit,功耗仅为5.07 μW.     

用于8位80 MS/s 模数转换器的增益数模单元电路

A high speed and medium accuracy multiplying digital-to-analog converter (MDAC) circuit optimization design is presented for meeting the requirements of the 8bit, 80MS/s pipelined analog-to-digital (A/D) converter. An optimized transmission gate is adopted to improve the linearity of the MDAC circuit. In view of the high gain two-stage operational amplifier, design method in wideband operational amplifier design optimization is proposed and the settling time and power consumption of operational amplifier can be effectively decreased In addition, an improved high speed dynamic comparator is used in this design Fabricated in a 1.8V 0.18μm CMOS process, this A/D converter with the proposed MDAC circuit achieves a signal to noise and distortion ratio (SNDR) of 54.6dB and an effective number of bits (ENOB) of 7.83bit with a 35MHz input signal at the 80MHz sample rate.     

一款低电压高精度CMOS运算放大器设计

设计了一种采用0.6um CMOS工艺的低电压高精度的运算放大器电路。在设计中输入级采用两对跨导器件rail-to-rail的电路结构,从而实现输入级的跨导在整个共模输入范围内保持恒定。输出级采用AB类rail-to-rail推挽结构,达到高驱动能力和低谐波失真的目的。此运放可提供1.5V电压降,采用适当的输出负载,闭环电压增益,单位增益带宽和相位裕度分别达到了80dB,832kHz和64°。     

高精度电荷域ADC共模电荷误差前台校准电路

提出了一种数模混合型高精度共模电荷误差校准电路,可对电荷域流水线模数转换器中由增强型电荷传输电路电荷传输关断电压随工艺、电压和温度波动、输入共模电荷变化、各流水线子级中电容非线性而引起的各类共模电荷误差进行精确补偿．所提出的高精度共模电荷误差校准电路被运用于一款14bit210MS/s电荷域模数转换器中,并在1P6M 0.18μm CMOS工艺下实现．测试结果显示,该14bit模数转换器电路在210MS/s条件下对于30.1MHz单音正弦输入信号得到的无杂散动态范围为85.4dBc,信噪比为71.5dBFS,而模数转换器内核功耗仅为205mW,面积为3.15mm²．     

Design of a low temperature coefficient bandgap reference with a wide temperature range

In order to meet the requirements of different applications and markets for the accuracy and reliability of IoT chips,a low temperature coefficient bandgap reference with a wide temperature range is proposed.On the basis of the traditional Banba bandgap reference structure,the circuit utilizes high-order temperature compensation technology and piecewise temperature compensation technology to improve the curvature of the output reference voltage.The temperature coefficient of the circuit is reduced.At the same time,the operating temperature range of the circuit is extended.The circuit performances are verified in the TSMC 180 nm CMOS process.Test results show that the temperature coefficient of the circuit is as low as 7.2×10^-6/℃ in the range of-40 ℃ to 160 ℃.The power supply rejection ratio at a low frequency is -48.52 dB.The static current under the 1.8 V power supply voltage is 68.38 μA,and the core area of the chip is 0.025 mm².     

新型轨对轨高宽带全差分跨导器及其滤波器

为了解决起模数转换作用的跨导器电路的带宽问题,采用基本的自适应偏置、交叉耦合差动式轨对轨输入以及双输出结构,设计了一种宽带的轨对轨全差分跨导器.以该跨导器电路作为基本模块构造电压模式双二阶滤波器,实现了低通、高通、带阻和带通滤波器功能.仿真结果表明,CMOS全差分电路具有良好的滤波性能和电控性能.     

低电压、高PSRR的带隙电压基准源

设计了一款高精度、低电源电压的CMOS带隙基准源,具有良好的电源抑制比。电路采用电流模结构和反馈控制实现了低电压、低功耗和高电源抑制比。基于0.25μm CMOS工艺,测试结果表明:在1V电源电压下,1KHz频率时,电源抑制比约为80dB,在0-70℃温度范围内,输出电压变化率不超过0.3%。