数字信号处理技术讲座 第三讲 数字滤波器的基础

一、连续时间系列和离散时间系列在连续时间系列的线性时不变系统中,设输入波形为f(t),输出波形为g(t),脉冲响应为h(t),则可用     

数字振荡器的实现原理与仿真编程

鉴于数字信号处理中的实时应用问题，探讨了数字滤波器的实时实现原理，包括离散时间网络结构的作用和离散时间信号处理的特点，重点介绍了实时应用中实现数字滤波器的基本思想，运用MATLAB和所导出的通用数字振荡器的系统函数对一个非正弦数字振荡器进行了仿真编程，还讨论了有关实时处理的几个重要的系统性质，表达了作者对于当前学习和应用数字信号处理方法的观点。     

FIR数字滤波器在浮点数字信号处理器中的实现

详细描述了浮点型数字信号处理器（DSP）的性能特点和软件编程流程,在介绍FIR数字滤波器的基础上,给出了FIR数字滤波器在浮点型DSP中的具体实现．并给出了试验结果分析。     

数字信号处理的现代滤波器

本文叙述用数字信号处理方法所构成的滤波器的基本组成，原理，电路，制作要求和检修方法。     

数字信号处理（下）

6 数模转换 在简单的DSP系统中,A/D转换器的数字输出信号将直接与D/A转换器相连。对于每一个采样值,一个理想的D/A转换器将产生一个非常短暂的电压输出信号,其输出信号必须通过恢复滤波器,以便恢复成为在时间上和幅度上都连续的模拟输出信号。如果采样过程满足奈奎斯特定律,并且恢复滤波器能够消除掉所有高于折叠频率之外的频率分量的话,那么恢复过程将不会引起误差(除了量化误差之外),其输出也将是原始信号的一个精确的复制     

数字信号处理滤波器

在业余无线电通信的高频收发两用机中，数字信号处理器有两个作用：一是进行数字信号合成；二是作为滤波器。这里只讨论用数字信号处理器构成的滤波器的基本组成、原理、电路、制作要求和检修方法。一、组成所谓数字信号处理，就是把模拟信号转换为一连串的数字信号，这些数字信号输入数字信号处理器，经过储存和数字运算等，然后再转换回模拟信号。用数字信号处理器构成的滤波器的基本组成框图如图1所示。它由5个部分组成：①I／O接口。它输入数字信号，输出被滤波后的新数字信号。②信号存储器。它用于存储数字信号的数据。③加权系数存…     

雷达系统中的数字信号处理

给出了z变换的公式,同时给出了非反馈型、反馈型和经典反馈系统的传递函数,介绍了数字积累器、数字动目标显示、数字滤波器组及快速傅里叶变换,最后给出了处理设备的考虑。     

光点测试系统中的数字信号处理方法

本文介绍了在光点测试系统中的数字信号处理方法。文章着重讨论了光咪测试系统工作时要注意的几种噪声,分析了噪声的性质,引进了消除噪声的一些处理方法,并简单地介绍了几种FIR滤波器。实际测量结果表明,经过处理后的光点图像信息消除了大部分噪声的影响,更适合电子枪和偏转线圈设计人员的进行精密的光点测试分析。     

数字信号处理式摄像机头到控制单元的全数字信号传输系统（上）

本主要讨论目前数字摄像机中机头数字信号处理（DSP）到控制单元CCU的数字信号传输问题，包括摄像机数字信号在三同轴电缆和光纤中传输所要解决的信号格式、标准及速率变换，缆线特性对传输数字信号的影响及其解决办法，传输方案形式及有关参数选择的考虑。     

Soft digital signal processing

In this paper, we propose a framework for low-energy digital signal processing (DSP), where the supply voltage is scaled beyond the critical voltage imposed by the requirement to match the critical path delay to the throughput. This deliberate introduction of input-dependent errors leads to degradation in the algorithmic performance, which is compensated for via algorithmic noise-tolerance (ANT) schemes. The resulting setup that comprises of the DSP architecture operating at subcritical voltage and the error control scheme is referred to as soft DSP. The effectiveness of the proposed scheme is enhanced when arithmetic units with a higher "delay imbalance" are employed. A prediction-based error-control scheme is proposed to enhance the performance of the filtering algorithm in the presence of errors due to soft computations. For a frequency selective filter, it is shown that the proposed scheme provides 60-81% reduction in energy dissipation for filter bandwidths up to 0.5 π (where 2 π corresponds to the sampling frequency f_s) over that achieved via conventional architecture and voltage scaling, with a maximum of 0.5-dB degradation in the output signal-to-noise ratio (SNR_o). It is also shown that the proposed algorithmic noise-tolerance schemes can also be used to improve the performance of DSP algorithms in presence of bit-error rates of up to 10^-3 due to deep submicron (DSM) noise     

数字信号处理及DSP芯片的发展前景

简要介绍了DSP的设计流程及其实现方法,着重介绍了DSPs芯片结构特点、运算速度、应用与市场,并展望了DSPs芯片的发展前景。     

对数字信号处理技术的应用和发展的探讨

由于在当前高速发展的计算机技术背景下,导致计算机数字阶段成为当前的一个主流,根据对计算机数字阶段进行分析,其中必不可少的就是数字信号处理技术,为此人们普遍十分关注发展数字信号处理这一技术.本文在此背景下,简要说明现阶段数字信号处理技术和发展,剖析数字信号处理技术特征,另外还将短波收信设备过程应用信号处理技术当成案例来说明信号处理技术应用,最后分析数字信号处理技术,以便了解数字信号处理技术作用.     

数字信号处理中的加窗问题探究

随着科学技术水平的不断提高,我国的数字信号处理技术也得到了较快的发展。尤其是在模拟信号向数字信号转化的具体过程里,利用加窗技术能够较好的提高实施的效率和质量。针对现今比较繁杂的信号分析处理方式以及相关要求来看,不仅要保证信号的精准还要确保其不失真。本文将针对数字信号处理中的加窗问题进行简要的探讨和研究,促进其更好的发展。     

LSIs for digital signal processing

The authors describe high-performance CMOS LSIs for digital signal-processing (DSP) technology, such as digital filter, fast Fourier transform (FFT), discrete Fourier transform (DFT), and digital phase-locked loop (DPLL), for communication use. Device design for high-speed and low-power CMOS is described and its feasibility is shown as characteristics of propagation delay time and power delay product.     

LSI's for digital signal processing

This paper describes high-performance CMOS LSI's for digital signal-processing (DSP) technology, such as digital filter, fast Fourier transform (FFT), discrete Fourier transform (DFT), and digital phase-locked loop (DPLL). First, DSP functions for communication use, functional blocks to compose DSP functions, and the types of arithmetic for LSI are discussed. It is explained that multiplier (MPL), variable-length shift register (VSR), and linear arithmetic processor (LAP) have been chosen as the most useful DSP LSI's. Device design for high-speed and low-power CMOS is described and its feasibility is shown as characteristics of propagation delay time at 430 ps and power delay product at 0.073 pJ. The 3-µm effective channel-length CMOS technology has been selected for the DSP LSI because of the high speed, 5 ns, in the case of two input NAND gates and high yield technology. The multiplier architecture is pipeline and uses the Two's-complement representative, the variable-length shift register uses the binary-select method, and the linear arithmetic processor uses the method of changing the outside connections for realization of DSP functions. Maximum operating frequency of these LSI's is more than 23 MHz at the 5-V source voltage. Power dissipation of a VSR, which has been lossy, is less than 250 mW in the 8-MHz operation. They have wider application to communication systems. High-speed CMOS technology is applied to the digital system equipment up to the second level of the PCM hierarchy.     

嵌入式通用数字信号处理模块

介绍了一种基于PCI总线以TMS320C6701 DSP为运算核心的高性能通用信号处理模块的设计和实现。详细介绍了该模块的构成原理、双机仲裁的简便方法、高速印制板布线注意事项等。该模块作为一种通用、高性能、低成本的信号处理硬件模块，可广泛满足雷达、工业、气象、医疗等领域的信号处理系统的需要。