新型多栅全耗尽SOI器件研究进展

随着器件尺寸的不断缩小,对更大驱动电流和更有效抑制短沟道效应器件的研制成为研究的热点,SOI多栅全耗尽器件由于对沟道更好控制能力能够有效地解决尺寸缩小带来的短沟道效应问题[1].本文主要介绍SOI/MOSFET单栅、平面双栅、FinFET、三栅、环绕栅、G4-FET等新型多栅全耗尽SOI器件的研究进展.     

薄膜全耗尽SOI CMOS器件和电路

对全耗尽SOI(FD SOI)CMOS器件和电路进行了研究,硅膜厚度为70nm.器件采用双多晶硅栅结构,即NMOS器件采用P+多晶硅栅,PMOS器件采用N+多晶硅栅,在轻沟道掺杂条件下,得到器件的阈值电压接近0.7V.为了减小源漏电阻以及防止在沟道边缘出现空洞(Voids),采用了注Ge硅化物工艺,源漏方块电阻约为5.2Ω/□.经过工艺流片,获得了性能良好的器件和电路.其中当工作电压为5V时,0.8μm 101级环振单级延迟为45ps.     

薄膜全耗尽CMOS／SOI—下一代超高速Si IC主流工艺

本文较为详细地分析了薄膜全耗尽ＣＭＯＳ／ＳＯＩ技术的优势和国内外ＴＦ ＣＭＯＳ／ＳＯＩ器件和电路的发展状况，讨论了ＳＯＩ技术今后发展的方向，得出了全耗尽ＣＭＯＳ／ＳＯＩ成为下一代超高速硅集成电路主流工艺的结论。     

全耗尽CMOS/SOI工艺

对全耗尽 CMOS/ SOI工艺进行了研究 ,成功地开发出成套全耗尽 CMOS/ SOI抗辐照工艺 .其关键工艺技术包括 :氮化 H2 - O2 合成薄栅氧、双栅和注 Ge硅化物等技术 .经过工艺投片 ,获得性能良好的抗辐照 CMOS/ SOI器件和电路 (包括 10 1级环振、2 0 0 0门门海阵列等 ) ,其中 ,n MOS:Vt=0 .7V,Vds=4 .5～ 5 .2 V,μeff=4 6 5 cm2 / (V· s) ,p MOS:Vt=- 0 .8V ,Vds=- 5～ - 6 .3V,μeff=2 6 4 cm2 / (V· s) .当工作电压为 5 V时 ,0 .8μm环振单级延迟为 4 5 ps     

全耗尽CMOS/SOI工艺

对全耗尽CMOS/SOI工艺进行了研究,成功地开发出成套全耗尽 CMOS/SOI抗辐照工艺.其关键工艺技术包括:氮化H2-O2合成薄栅氧、双栅和注Ge硅化物等技术.经过工艺投片,获得性能良好的抗辐照CMOS/SOI器件和电路(包括101级环振、2000门门海阵列等),其中,nMOS:Vt=0.7V,Vds=4.5～5.2V,μeff=465cm2/(V*s),pMOS:Vt=-0.8V,Vds=-5～-6.3V,μeff=264cm2/(V*s).当工作电压为5V时,0.8μm环振单级延迟为45ps.     

全耗尽绝缘层上硅技术及生态环境简介

随着半导体技术节点微缩到3 nm及以下,晶体管的尺寸难以进一步缩小,导致了成本优势的减小。功能性和功耗成为物联网、可穿戴设备、汽车电子等应用的主要关注点,为满足这些需求,全耗尽绝缘层上硅（Fully Depleted Silicon on Insulator, FDSOI）技术被进一步研发和产品化。对FDSOI技术的特点和生态环境进行了总结。FDSOI利用体偏置平衡功耗与性能,采用应力优化提高迁移率,通过减薄硅膜厚度抑制短沟道效应并减小寄生电容,因此被应用到低功耗处理器、低噪声放大器、嵌入式存储器等低功耗产品。FDSOI具有巨大的市场潜力,将成为半导体技术一个重要的发展方向。     

对异型硅岛实现的厚膜全耗尽SOIMOSFET的模拟研究

本文提出了用异型硅岛实现的厚膜全耗尽(FD)SOI MOSFET的新结构,并分析了其性能与结构参数的关系.通过在厚膜SOI MOSFET靠近背栅的界面形成一个相反掺杂的硅岛,从而使得厚膜SOI MOSFET变成全耗尽器件.二维模拟显示,通过对异型硅岛的宽度、厚度、掺杂浓度以及在沟道中位置的分析与设计,厚膜SOI MOSFET不仅实现了全耗尽,从而克服了其固有的Kink效应,而且驱动电流也大大增加,器件速度明显提高,同时短沟性能也得到改善.模拟结果证明:优化的异型硅岛应该位于硅膜的底部中央处,整个宽度约为沟道长度的五分之三,厚度大约等于硅膜厚度的一半,掺杂浓度只要高出硅膜的掺杂浓度即可.重要的是,异型硅岛的设计允许其厚度、宽度、掺杂浓度以及位置的较大波动.可以看出,异型硅岛实现的厚膜全耗尽 SOI MOSFET 为厚膜SOI器件提供了一个更广阔的设计空间.     

薄膜全耗尽SOICMOS器件和电路

对全耗尽 SOI(FD SOI) CMOS器件和电路进行了研究 ,硅膜厚度为 70 nm.器件采用双多晶硅栅结构 ,即NMOS器件采用 P+多晶硅栅 ,PMOS器件采用 N+多晶硅栅 ,在轻沟道掺杂条件下 ,得到器件的阈值电压接近0 .7V.为了减小源漏电阻以及防止在沟道边缘出现空洞 (V oids) ,采用了注 Ge硅化物工艺 ,源漏方块电阻约为5 .2Ω /□ .经过工艺流片 ,获得了性能良好的器件和电路 .其中当工作电压为 5 V时 ,0 .8μm 10 1级环振单级延迟为 45 ps     

N+多晶硅栅薄膜全耗尽SOI CMOS器件与电路的研究

选用SIMOX(Separation by Implantation of Oxygen)衬底材料,对全耗尽SOI CMOS工艺进行了研究,开发出了N 多晶硅栅全耗尽SOI CMOS器件及电路工艺,获得了性能良好的器件和电路。nMOS和pMOS的驱动电流都比较大,且泄漏电流很小,在工作电压为3V时,1．2μm101级环振的单级延迟仅为50．5ps。     

体硅衬底上的CMOS FinFET

介绍了一种制作在普通体硅上的CMOS FinFET.除了拥有和原来SOI上FinFET类似的FinFET结构,器件本身在硅衬底中还存在一个凹槽平面MOSFET,同时该器件结构与传统的CMOS工艺完全相容,并应用了自对准硅化物工艺.实验中制作了多种应用该结构的CMOS单管以及CMOS反相器、环振电路,并包括常规的多晶硅和W/TiN金属两种栅电极.分析了实际栅长为110nm的硅基CMOS FinFET的驱动电流和亚阈值特性.反相器能正常工作并且在Vd=3V下201级CMOS环振的最小延迟为146ps/门.研究结果表明在未来VLSI制作中应用该结构的可行性.     

体硅衬底上的CMOS Fin FET

介绍了一种制作在普通体硅上的 CMOS Fin FET.除了拥有和原来 SOI上 Fin FET类似的 Fin FET结构 ,器件本身在硅衬底中还存在一个凹槽平面 MOSFET,同时该器件结构与传统的 CMOS工艺完全相容 ,并应用了自对准硅化物工艺 .实验中制作了多种应用该结构的 CMOS单管以及 CMOS反相器、环振电路 ,并包括常规的多晶硅和 W/Ti N金属两种栅电极 .分析了实际栅长为 110 nm的硅基 CMOS Fin FET的驱动电流和亚阈值特性 .反相器能正常工作并且在 Vd=3V下 2 0 1级 CMOS环振的最小延迟为 14 6 ps/门 .研究结果表明在未来 VL SI制作中应用该结构的可行性     

基于3D打印技术的微电子器件制造

传统微电子加工工艺存在着诸多限制,尤其是无法实现具有复杂三维(3D)结构的微电子器件的加工。首先,简述3D打印的工艺流程,并详细介绍了用于微电子器件制造的三种典型3D打印技术。随后,从刚性电子器件、柔性电子器件和半导体器件角度出发,重点阐述了3D打印技术在微电子器件制造中的研究现状。最后,总结了3D打印技术在制造微电子器件中存在的主要问题,并讨论了基于3D打印技术的微电子器件制造的未来发展方向。未来微电子器件的加工将会向着体积小、重量轻、可靠性高和工作速度快等方向发展,可任意形状成型的3D打印技术的迅速崛起可为研究人员提供更多的思路,可推动交通运输、邮电通信、生物医疗、文化教育以及消费类电子产品等众多领域的发展。     

无线通讯用硅基微小天线的设计与制作

采角微电子工艺在高电阻率硅片上设计和制备了一种新颖紧凑共平面波导馈电天线,并对其进行了仿真和测试,模拟和测试结果比较吻合,经过实验测试得到天线为水平和垂直双向辐射,天线的增益约为2.5 dB,谐振频率约为3 GHz,此天线有利于天线集成和与CMOS工艺等的兼容,并且对于无人驾驶飞机、卫星等飞行器的雷达和通讯等天线系统的设计具有参考价值.     

薄膜全耗尽SOI器件的二维数值模拟软件

开发了适合于薄膜亚微米、深亚微米ＳＯＩ ＭＯＳＦＥＴ的二维数值模拟软件ＬＡＤＥＳ－ＩＶ－Ｚ，该模拟软件同时考虑了两种载流子的产生－复合作用，采用了独特的动态二步法求解泊松方程和电子、空穴的电流连续性方程，从而大大提高了计算效率和收敛性。此模拟软件可用于分析沟道长度为０．１５－０．５μｍ、硅膜厚度为５０－４００ｎｍ的ＳＯＩ器件的工作机理及其端特性。模拟结果与实验结果比较，两者吻合较好，说明该模拟软件     

三维金属MEMS器件电化学制造技术

EFAB技术是微加工领域一项重大的突破,开辟了MEMS金属器件加工的新天地,与其他微加工技术相比,EFAB技术的主要优点是:可实现MEMS中复杂三维金属微结构器件快速、自动化、批量制造。基于快速原型思想,EFAB利用实时掩模技术将金属材料层层叠加起来,可以加工任意形状的金属三维微结构。介绍了EFAB技术原理,并对其加工设备、分层技术、实时掩模、过程监控等关键技术进行了剖析,最后给出了应用实例。     

硅微透镜阵列的制备工艺

开发了一种和MEMS工艺兼容的基于硅微加工技术的简易硅微透镜阵列制造技术。利用光刻胶热熔法和等离子体刻蚀法相结合的方法,实现了在硅晶圆上制作不同尺寸的硅微透镜阵列的工艺过程。实验中,对透镜制作过程中的热熔工艺、刻蚀工艺进行了深入的研究。最终确定了最优的工艺参数,制备了孔径在20~90μm、表面质量高的硅微透镜阵列。     

半导体器件硅衬底化学机械平坦化研究

主要对分立器件硅衬底化学机械平坦化(CMP)进行了研究。首先通过正交实验方法研究活性剂、螯合剂、磨料浓度和有机碱对硅材料去除速率的影响,得出活性剂体积分数对去除速率的影响最大,并且研究出去除速率最快的抛光液的最优配比,去除速率可以达1 410nm/min。同时平坦化后的硅衬底具有良好的表面状态:表面粗糙度仅为0.469nm,表面总厚度变化小于工业标准指标5μm。在考虑工艺影响的情况下,硅衬底制造双极型晶体管的成品率达到90%以上,满足工业成品率要求。     

SOI／SDB超薄膜全耗尽隐埋n沟MOSFET的解析模型

本文给出了基于SDB材料的无PN结超薄膜全耗尽隐埋n沟型MOSFET的较明确的物理模型,详细分析了它的导电机理,给出了解析表达式.并将本模型的计算结果与实验结果进行了比较,同时进行了一些讨论.     

全耗尽SOI MOSFET及CMOS／SOI电路的研究

采用ＳＩＭＯＸ材料，研制了一种全耗尽ＣＭＯＳ／ＳＯＩ模拟开关电路，研究了全耗尽ＳＯＩ ＭＯＳ场效应晶体管的阈值电压与背栅偏置的依赖关系，对漏源击穿的Ｓｎａｐｂａｃｋ特性进行分析，介绍了薄层ＣＭＯＳ／ＳＩＭＯＸ制作工艺，给出了全耗尽ＣＭＯＳ／ＳＯＩ电路的测试结果。