Ku波段低相噪锁相介质振荡器

应用取样锁相技术对Ku波段低相噪锁相介质振荡器进行了研究,对取样锁相技术的工作原理和电路特性进行了分析,阐述了取样锁相环路的设计过程.对制成的实物进行了测试和调试,取得了预期的相位噪声指标.实验结果表明,该取样锁相源的频率为17GHz,输出功率≥10dBm,杂波抑制比≥70dBc,相位噪声-103dBc/Hz@1kHz, -107dBc/Hz@10kHz, -110dBc/Hz@100kHz, -128dBc/Hz@1MHz.     

低相位噪声微波频率源的研究

通过对微波频率源相位噪声的分析,针对一个C波段微波频率源低相位噪声的要求,对比分析了直接倍频、数字锁相以及高频鉴相之后再倍频三种方案之间的相位噪声差别。最终得出采用直接在超高频(UHF)波段对输入信号进行模拟鉴相并锁定之后再倍频才能达到所要求的相位噪声指标。对制成的样品进行了测试,取得了预期的相位噪声指标。该C波段微波频率源的相位噪声可以达到:≤-120 dBc/Hz@1 kHz,≤-125 dBc/Hz@10 kHz,≤-130dBc/Hz@100kHz,≤-140 dBc/Hz@1 MHz。直接在UHF波段进行高频鉴相的技术,通过提高鉴相频率大幅降低了微波锁相频率源的相位噪声。     

超低相噪光电振荡器及其频率综合技术研究

该文提出一种基于级联相位调制器的注入锁定光电振荡器及其频率综合系统。该文提出的光电振荡器利用相位调制实现调制器输出光谱展宽并保持光纤中传播功率恒定,降低光纤非线性效应引入的强度噪声。采用双输出MZI级联平衡探测器的结构完成相位调制到强度调制的转化,提高系统的信噪比,实现频率为9.9999914 GHz、边模抑制比大于85 dB、10 kHz频偏相位噪声为–153.1 dBc/Hz的超低相位噪声信号输出。此外,还基于所提出的超低相位噪声光电振荡器构建了宽带、高性能频率综合系统。联合DDS和PLL的混合锁相技术,所提出频率综合器的输出频率成功覆盖5.9～12.9 GHz,相位噪声达到–130 dBc/Hz@10 kHz,杂散抑制比优于65 dB,跳频时间小于1.48 μs。      

基于3D-SiP技术的小型化混频锁相源的研制

基于电路三维垂直互连，采用系统级封装技术，研制了一款Ku波段小型化锁相源，尺寸仅为16 mm×11 mm×3 mm，通过SiP模块电性能设计与电磁学、热力学、结构力学仿真的结合，实现了12～14 GHz频率信号的输出。测试结果表明，锁相源的输出信号相位噪声为-95 dBc/Hz@1 kHz，杂散抑制大于65 dBc，且测试结果与仿真结果相吻合。     

宽带频率综合器设计中杂散问题研究

频率综合组件的杂散指标影响着整个系统的工作性能。详细介绍一款工作跨X-K波段,带宽9 GHz的频率综合器设计过程中的杂波抑制的解决措施。该款宽带频率综合器的设计包含了锁相、倍频、混频等频综设计主要常用技术,频带拓展主要采用开关滤波器组来实现。方案中电路设计比较复杂,外加控制电路的数字信号干扰,杂散指标一直是调试过程中的瓶颈问题。该频综的杂散主要包含本振泄漏、高次谐波、交调信号以及数字电路的干扰等。通过实验分析,找到杂散的来源,给出解决方法。该频综的设计杂波抑制要求–60 dBc,通过反复调试程序及电路,实现了系统指标要求,9 GHz工作带宽内杂散抑制达到–65 dBc。     

一种宽带低相噪频率合成器的设计方法研究

提出了一种宽带低相噪频率合成器的设计方法.采用了数字锁相技术,该锁相技术主要由锁相环（phase locked loop,PLL）芯片、有源环路滤波器、宽带压控振荡器和外置宽带分频器等构成,实现了10~20 GHz范围内任意频率输出,具有输出频率宽、相位噪声低、集成度高、功耗低和成本低等优点.最后对该PLL电路杂散抑制和相位噪声的指标进行了测试,测试结果表明该PLL输出10 GHz时相位噪声优于-109 dBc/Hz@1 kHz,该指标与直接式频率合成器实现的指标相当.     

P波段频率源的设计

文中介绍了一种P波段频率源的设计和实现方法及相关理论,采用锁相技术实现的该P波段频率源具有相位噪声低,杂散低等特点,已经用于某通信设备中。其主要技术指标如下:输出频率为800MHz,在10kHz处的相位噪声优于-90dBc/Hz,杂散抑制优于65dBc,由最后的测试结果可知,采用该方法设计的频率源能保证低杂散的指标要求同时又能显著地改善相位噪声水平,可广泛用于通信设备和测试系统中。     

95GHz低相噪锁相源技术研究

基于毫米波锁相源相位噪声理论,明确指出采用低相位噪声的微波频率源可以有效改善毫米波锁相源相噪指标。利用低相位噪声的微波倍频源,结合谐波混频方式,设计出95GHz低相位噪声锁相频率源。测试结果表明,其相位噪声可以低至-90.44dBc/Hz@10kHz,验证了该设计方案的可行性。     

低相噪毫米波源的研制

介绍了一种毫米波低相噪源的设计方法,采用PDRO和倍频电路方案,对本微波源的相位噪声和频率稳定度进行了分析,并简要介绍了PDRO的设计,对研制成的实物进行了测试,达到了设计要求的指标。该毫米波源的相位噪声≤-95dBc/Hz@10kHz,频率稳定度Δfout/fout≤1×10-8,杂波抑制比rs≤-75dBc。该毫米波源具有相位噪声低、体积小、Q值高、频率温度稳定性好等优点,具有广阔的应用前景。     

六毫米波段注入锁定振荡器

本文描述一种六毫米波段注入锁定振荡器.该振荡器由耿管振荡器、环行器、锁相参考源组成,耿管振荡器采用背腔式稳频和谐振帽电路结构,输出端经环行器与高稳定度锁相源连接.注锁振荡器的输出功率大于60mW,振荡频率为46.1GHz,偏离载频10kHz处,单边带(SSB)相位噪声≤-71.7dBc/Hz,杂波≤-40dB.     

S 波段取样锁相源的设计

本文详细介绍了一种S 波段小体积、低相噪、低杂散的锁相源。该锁相源采用取样锁相技术和高Q 值同轴介质压控振荡器实现了低相噪、低杂散的特性。通过集成倍频和滤波器,还可输出C 波段信号。     

模拟锁相环NE564在FM解调电路中的应用

介绍了锁相鉴频电路的工作原理和模拟锁相环芯片NE564的结构与特点,并用该芯片设计了一款41.4MHz的FM解调电路,具有较强的实用性。     

采用PLL技术的合成频率源设计

介绍分频锁相频率合成技术.通过对锁相环工作过程及相位噪声等的基本原理的分析,采用PLL技术成功设计了1.8 GHz锁相频率源.在该锁相源中分频鉴相器采用ADI公司的ADF4118,VCO采用M/A-COM公司的ML081100-01850,低通环路采用三阶RC低通滤波器.其相位噪声为-75dBc/kHz、杂散抑制为-85dBc.实验测试获得了较好的技术指标,能满足现代移动通信C网和G网射频子系统对本振源的要求.     

用于无绳电话的嵌入式锁相频率合成器

设计了一种用于无绳电话的锁相频率合成器,可以基于ＢｉＣＭＯＳ工艺与高频接收模拟电路实现单片集成。着重讨论了鉴频／监督相器的原理、死区、最大频率限制及其输出电路。给出了硬件实现的具体线路图,并对模拟结果进行了讨论。     

8mm小型化低相位噪声锁相源

依据小型化、低相位噪声原则设计了毫米波锁相源．在实现方案中，选用了高性能的锁相环、分频器和集成ＶＣＯ等器件；结构上采用了毫米波高密度组装技术和ＳＭＴ技术，使研制成功的毫米波锁相源具有体积小、相位噪声低、入锁快和可靠性好等特点，可适用于机载、弹载等许多场合．     

Development and evaluation of a GaAs MMIC phase-locked loop chipset for space applications

GaAs monolithic microwave integrated circuit (MMIC) chips designed for a phase-locked loop frequency source to be used in space applications have been developed. The chip set includes a three-stage resistive feedback amplifier with 13-dB gain in a 275 MHz to 5.85 GHz bandwidth, a 2.0-GHz voltage-controlled oscillator, a 2.8-GHz digital prescaler, and a VHF/UHF digital phase/frequency discriminator. Both analog and buffered-FET logic digital circuits were fabricated on the same wafer. The MMIC process which was developed for this application comprises molecular beam epitaxial deposition of the active layer, proton isolation, submicron gates, thin film TaN resistor deposition, and silicon nitride passivation. The chip set was used successfully to implement a 2.0 GHz all-GaAs phase-locked loop     

一种超宽带超低相位噪声频率综合器

为了解决直接频率合成方法频带拓展困难和锁相频率合成方法相位噪声附加恶化严重的问题,设计了一种联合直接模拟频率合成和锁相频率合成的混频锁相频率综合器.该频率综合器采用梳谱发生器激励超低相位噪声的偏移信号后,再将该信号插入锁相环进行环内混频,降低鉴相器的倍频次数进而优化输出信号的相位噪声,同时解决了超宽带混频锁相环的错锁问...     

一种Ka波段点频锁相频率源设计

针对某射频系统特殊空间小型化布局需求,采用取样锁相与倍频放大混合集成技术,研制Ka波段点频源。介绍利用ADF4016频率合成器、压控振荡器、MSP430单片机等设计方案研制X波段点频锁相源,再通过倍频、放大、滤波等链路方案实现Ka波段点频源。测试结果表明,Ka波段点频源工作频率、相位噪声、输出功率等技术指标同设计相吻合。     

应用于磁力仪的锁相技术进展

文章主要阐述了应用于磁力仪的锁相技术的发展趋势,着重分析了磁力仪的模拟锁相电路和全数字锁相电路,包括工作原理、元器件的选择及各自的优缺点,对实际工程有很好的总结借鉴作用.     

Application of Phase-Locked Oscillator for PCM Network Synchronization

In PCM integrated communication systems in which PCM telephone signals are transmitted and switched in an integrated manner, the clock frequency of the PCM signals in the whole network must be synchronized. Mutual synchronization was proposed for this purpose. This is an important application of a phase-locked oscillator. By interconnecting two phase-locked oscillators to control each other, the frequency of the interconnected system will be the average of the free-running frequencies of the two oscillators. By interconnecting a number of multiple input phase-locked oscillators, all the oscinators can be synchronized. The synchronization system based on this principle is called mutual synchronization and various versions of mutually synchronized systems have been proposed. Since the interconnected system of phase-locked oscillators includes many positive and negative feedback loops, to design a system, the dynamic as well as the static behavior of the system should be carefully analyzed. This paper describes the principle of various versions of mutually synchronized systems and the results of analyses on the dynamic and static behavior of mutually synchronized systems.