USB2.0设备接口芯片从模式设计与实现

为了使USB接口能适应多样化的外围设备,以USB高速设备接口芯片的SoC模型为基础,设计并实现了一种从属结构的数据传输模式,详细分析了从模式传输原理、端点工作机制、固件程序设计、仿真平台设计及仿真结果。以Verilog硬件描述语言设计了仿真平台,包括例化Design Ware库中的USB主机验证IP核作为数据发送接收的主机端,外部数据存储器作为外设数据的中转站,并通过比较主机端的发送和回读数据验证了设计的正确性。结果表明,外部控制器可控制处于从模式的USB设备接口芯片,实现数据在主机与设备之间的交互,此模式下能够有效地提高数据的传输速率,改善数据传输系统的工作效率。     

USB主机控制器的设计

讨论在SoPC（System On a Programmable Chip）系统中设计USB主机接口设备的一般方法。着重阐述主机控制器的驱动程序开发。利用Xilinx公司的EDK软件在ML405开发板上搭建一个基于PowerPC的片上系统,设计EZ—Host的USB主机控制器的Linux驱动程序,使系统具有USB主机功能,能够和各种USB设备进行通信,实现SoPC系统上基于Linux的USB接口的扩展,对于开发其他USB主控制器驱动具有一定借鉴意义。     

USB主机控制器的设计

讨论在SoPC(System on a Programmable Chip)系统中设计USB主机接口设备的一般方法,着重阐述主机控制器的驱动程序开发.利用Xilinx公司的EDK软件在MI405开发板上搭建一个基于PowerPC的片上系统,设计EZ-Host的USB主机控制器的Linux驱动程序,使系统具有USB主机功能,能够和各种USB设备进行通信,实现SoPC系统上基于Linux的USB接口的扩展,对于开发其他USB主控制器驱动具有一定借鉴意义.     

基于USB2.0的高速图像传输系统设计

针对油气井视频检测高速图像采集传输的要求,设计并完成了一套基于通用串行总线（USB）2.0协议的高速图像采集系统。对数字信号处理器（DSP）的主机接口（HPI）、USB芯片的通用可编程接口（GPIF）和端点以及USB固件程序和PC主机应用程序进行了介绍。该系统使用TI公司的C6437高性能DSP芯片作为系统核心,并经由USB接口芯片与PC主机相连接,实现图像采集系统与PC主机之间的高速数据传输。DSP高速图像采集系统应用于油气勘探领域中,实现了井下视频检测。     

基于ISP1161的单片机USB主机接口设计

讨论MCS-96单片机USB主机系统接口设计，系统中使用PHILIPS USB主机及设备控制芯片ISP1161；系统设计符合USB1．1协议；并介绍了USB单片机应用接口设计的方法，文中给出了实际系统的电路连接图和接口控制软件。     

基于STM32的高速USB通信模块设计与实现

USB(Universal Serial Bus)通用串行总线,作为一种总线技术,如今已经非常流行。文章介绍了一种基于STM的高速USB主机系统的设计,该系统支持高速和全速传输。主控制器为STM32F407ZGT6,USB主机芯片是USB3300,它是一款高速的ULPI独立型外设、嵌入式主控端、OTG物理层收发器芯片。设计出的高速USB通信模块通信正常、速度稳定满足设计的要求。     

基于SL811的嵌入式USB主机设计

本文介绍了使用SL811作为接口芯片的USB主机的设计方法。该系统抛开了PC机,把USB主机引入到嵌入式系统中,拓展了USB的应用领域。程序代码绝大部分与硬件无关,更具有可移植性。     

基于单片机和USB接口的数据采集系统设计

以EZ-USB FX2作为USB接口芯片设计一种数据采集系统.该系统应用EZ-USB FX2芯片构建单片机和主机的数据管道,接口符合USB2.0协议.详细介绍该系统的硬件组成和软件设计,包括FX2的固件设计和主机用户程序.EZ-USB FX2芯片工作在从属FIFO方式下,通过适当的配置可与单片机方便地进行连接,单片机可以像访问外部存储器一样访问FX2的端点.主机应用程序通过USB接口向设备发送相应的命令来控制采样过程.该系统硬件扩展方便、编程简单.     

CH378主机方式USB存储设备写入速度提升方法研究

摘要：CH378接口芯片完成对USB存储设备的读写操作,实现大容量数据的便携存储。系统采用MCU控制CH378接口芯片来完成对USB存储设备的读写操作。并对CH378主机方式USB存储设备的写入速度方案进行比较,从而设计一种新的方案对CH378主机方式USB存储设备写入速度有较大程度的提升,经过测试验证,USB存储设备的写入平均速度达517.9KB/s,对同类开发具有很好的参考意义,可以方便地集成于各种测试系统。     

低管脚数接口在USB2.0主机控制器中的应用

在复杂SOC设计中，通常外围众多的输入输出单元会造成芯片总面积较大、后续封装和布局的成本提高。针对该问题分析了一种通用的低管脚数优化设计模型，将其应用于USB2．0主机控制器的链路层和物理层接口，用Verilog硬件描述语言实现了RTL级电路并做FPGA验证。通过数据分析表明，该设计有效地降低了芯片的总面积和制版复杂度，达到了设计目标。     

USB OTG双模控制器主从控制状态机的设计

USB OTG双模控制器主从控制状态机是支持在两个USB设备之间直接互传数据的重要功能模块。在充分分析OTG补充规范的基础上,提出了USB OTG双模控制器主从控制状态机的实现方法,完成了OTG双模控制器IP核的设计,通过了基于Parterre SoC平台的FPGA验证,结果证明了设计的正确性。该IP支持UTMI 接口,可以广泛应用于包含USB功能的SoC开发。     

一款SoC的功能测试系统的设计

针对一款基于ARM7TDMI处理器核的SoC(片上系统),设计了一个经济实用的功能测试系统,该系统采用宿主机/目标机结构.文中分析了该系统的Host程序和Monitor程序,然后以片外存储器接口模块测试、片上eSRAM(增强型SRAM)模块测试和USB客户端控制器模块测试为例,介绍SoC片上模块的测试方法.该系统符合模块化的构建思想,对于设计其他SoC功能测试系统具有一定的借鉴作用.     

USB IP核的设计和应用

由于USB接口广泛应用,现在众多SoC中都嵌入了USB IP核。但当前市场上的USB IP核一般仅仅针对某一种总线结构的SoC,可重用性不强。介绍了一款可配置的USB IP核设计,重点描述USB IP核的结构划分,详细阐述了各模块的设计思想。为了提高USB IP的可重用性,本USB IP核设计了总线适配器,经过简单配置可以用于AMBA ASB总线或WishBone总线结构的SoC中。此IP核进行了FPGA验证,验证结果表明他可作为一个独立的模块嵌入到SoC系统中。     

SoC based floating point implementation of differential evolution algorithm using FPGA

This paper presents floating point design and implementation of System on Chip (SoC) based Differential Evolution (DE) algorithm using Xilinx Virtex-5 Field Programmable Gate Array (FPGA). The hardware implementation is carried out to enhance the execution speed of the embedded applications. Intellectual Property (IP) of DE algorithm is developed and interfaced with the 32-bit PowerPC 440 processor using processor local bus (PLB) of Xilinx Virtex-5 FPGA. In the proposed architecture the algorithmic parameters of DE are scalable. The software and hardware implementation of the DE algorithm is carried out in PowerPC embedded processor and hardware IP respectively. The optimization of numerical benchmark functions and system identification in control systems are implemented to verify the proposed hardware SoC platform. The performance of the IP is measured in terms of acceleration gain of the DE algorithm. The optimization problems are solved by using floating point arithmetic in both embedded processor and hardware. The experimental result concludes that the hardware DE IP accelerates the execution speed approximately by 200 times compared to equivalent software implementation of DE algorithm on PowerPC 440 processor. Further, as a case study an Infinite Impulse Response (IIR) based system identification task on SoC using the developed hardware accelerator is implemented.     

USB2．O设备接口IP核的OPB接口技术研究和实现

USB接口已经成为嵌入式系统与PC连接的首要选择。为了将USB2．0设备接口IP核和PowerPC微控制器集成,需要解决USBIP核和OPB总线分处不同时钟域,以及IP核内部内存映射的问题。为此我们根据OPB总线协议,研究和比较了OPB总线与IP核连接的两种方式,并利用集成了PPC405核的FPGA对这两种桥接方式进行验证,证明该接口设计是可行的。     

USB设备接口IP核的设计

讨论了用Verilog硬件描述语言来实现USB设备接口IP核的方法，并进行了FPGA的验证。简要介绍USB系统的体系结构，重点描述USB设备接口IP核的结构划分和各模块的设计思想，最后给出FPGA验证方案及其实验结果。结果表明此IP核可作为一个独立的模块嵌入到SoC系统中。     

A Monolithic and Self-Referenced RF LC Clock Generator Compliant With USB 2.0

A monolithic and self-referenced radio frequency (RF) LC clock generator that is compliant with USB 2.0 is demonstrated in a system-on-chip (SoC). This work presents the first successful approach to replacing an external crystal (XTAL), the crystal oscillator (XO) and the phase-locked loop for clock generation in an IC supporting USB 2.0 using a standard CMOS fabrication process. It is shown that the primary design challenges with the implemented approach involve maintaining high frequency accuracy and low jitter. Techniques for addressing both are shown. In particular, the presented architecture exploits the effects of frequency division and low far-from-carrier phase noise to achieve low jitter. From a 1.536 GHz temperature-compensated LC reference oscillator, coherent clock signals are derived at 96MHz for the SoC logic and 12 MHz for an on-chip full-speed USB PHY. Though self-referenced, approximately plusmn400ppm total frequency accuracy is achieved over process variations, plusmn10% variation in the USB power supply voltage and temperature variation from -10 to +85degC. Measured period and cycle-to-cycle jitter are 6.78 ps_rms and 8.96 ps_rms, respectively. Fabricated in a 0.35 mum CMOS technology, the clock generator occupies 0.22 mm² and draws 9.5 mA from a 3.3-V supply, which is derived from the 5-V USB power supply     

USB主机控制器端串行接口引擎IP的实现

通用串行总线USB是当前主流的计算机外设接口的总线标准。设计实现USB各功能模块的IP核对于SoC领域发展具有重要的现实意义。本文介绍了主机控制器端的串行接口引擎IP的设计、电路的功能仿真、综合以及验证等过程，提出并讨论了基于中科SoC开发平台的软／硬件协同设计验证的IP设计方法。结果表明该IP在功能和时序上符合USB技术规范1．1版本。达到了预定目标。     

基于ASIX-OS1的USB Host系统软件的实现与应用

随着通用串行总线的应用日益广泛,在嵌入式系统中构造USB通信接口,特别是USB主机接口成为一项重要的技术.由于USB主机端软件结构的复杂性,作为其核心的USB系统软件的实现将对USB通信系统的工作效率起到决定性作用.文章分析了USB总线系统和主机端的软硬件构成 ,提出了在实时操作系统ASIX-OS中构建USB主机协议栈与系统软件的方法和具体实现,并结合具体的应用指出了其适用环境与性能.