一种适于VLSI实现的并行乘法器结构

本文首先讨论了数据格式与改进Booth算法的关系。用简化部分积的扩展符号位所在全加器的连接的方法提出了一种适于VLSI实现的并行乘法器结构。该结构已用于16×16和12×12高速乘法累加器的全定制设计中。     

一种高效的可伸缩分组并行有限域乘法器及VLSI实现

文章提出了基于全1多项式基的可伸缩分组并行有限域乘法器结构，并按照最低位先入和最高位先入的方式分别进行了算法描述，分别称为AOPBLSDM（AOP-Based LSD-first Digital-Serial Multiplier）和AOPBMSDM（AOP-Based MSD-first Digital-Serial Multiplier)。该乘法器的结构规整，适于VLSI实现；同时由于该乘法器具有面积和速度可伸缩度大的特点，因而可以在不同的应用场合下找到最佳的实现方案。理论分析及ASIC综合实现结果均表明，本文所提出的结构在面积和速度上具有一定的优势。     

16×16位高速低功耗并行乘法器的实现

基于0.6μm双阱CMOS工艺模型,实现了一种高速低功耗16×16位并行乘法器。采用传输管逻辑设计电路结构,获得了低功耗的电路性能。采用改进的低功耗、快速Booth编码电路结构和4-2压缩器电路结构,它在2.5V工作电压下,运算时间达到7.18ns,平均功耗(100MHz)为9.45mW。     

一种高度并行无乘法器结构的二维IDCT协处理器设计

介绍了一种适用于MPEG-4视频简单层解压缩应用的二维IDCT协处理器。该处理器采用Loeffler架构的IDCT快速算法,并使用加法和移位运算代替IDCT快速算法中的浮点乘法运算单元,用高度并行流水VLSI结构加快数据处理速度,采用一维的IDCT单元的复用的方式来实现二维的IDCT运算。在满足处理速度和精度要求的基础上,利用较少的晶体管数目实现了一种高性能的二维IDCT处理器。该方案已经应用于一款SOC芯片中的硬件MMA(多媒体加速单元)中,IDCT的运算精度也得到了验证。     

常系数乘法器的分布式并行进化设计

为了进一步改善进化图生成EGG(Evolutionary Graph Generation)系统的性能，我们在EGG中引入了基于PCs簇Linux计算平台并使用消息传递接口MPI（Message-Passing Interface)技术成功地实现分布式的EGG并行系统DPEGG（Distributed and Parallel EGG)。实验结果充分表明DPEGG系统在生成的解质量方面略好于EGG系统。特别值得指出的是，DPEGG系统的运行时间开销还大大地减少了。     

一种快速有限域乘法器结构及其VLSI实现

提出了一种快速有限域乘法器结构.将多项式被乘数与乘数各自平分成两个子多项式,并使用数字乘法结构计算这些子多项式的乘积.通过改变数字乘法结构的数字大小D,来均衡乘法器性能和实现复杂度.为了简化模不可约多项式f(x)运算,采用特殊多项式AOP(all one polynomials)和三项式,产生有限域GF(2m).这种乘法器与LSD乘法器相比,在数字大小D相同时,可将运算速度提高1倍.这种乘法器结构适合高安全度密码算法的VLSI设计.     

一种结构简单的低压CMOS四象限模拟乘法器

提出了一种结构简单、采用有源衰减器的低压ＣＭＯＳ四象限模拟乘法器。详细分析了电路的结构和设计原理,给出了电路的ＰＳＰＩＣＥ模拟结果。模拟结果表明,当电源电压为±１．５Ｖ时,功耗小于８０μＷ,线性输入电压范围约为±０．５Ｖ;当输入电压范围限于±０．３Ｖ时,非线性误差小于１．３％;－３ｄＢ带宽约为３．２ＭＨｚ。该乘法器电路可应用于低压模拟信号处理电路中。     

采用FPGA实现的8位高速并行乘法器

利用Altera公司的MAX PLUSⅡ软件及FPGA器件中的FEX10K10芯片来实现8位并行乘法器。对设计的器件进行了仿真。结果表明本设计是正确的。要用FPGA设计电路大在缩短了设计周期，降低了开发成本。     

一种采用改进Domiono加法器的高速流水线乘法器

乘法器是数字信号处理系统中的关键。流水线乘法顺可以较小的代价获得较高的平均速度。本文给出了流水线乘法器的结构；提出了两种改进型Domino加法器电路；对改进型电路作了分析和模拟。模拟结果表明，采用新的改进剂Domino电路后，流水线乘法器的速度可以显著提高。     

TMS320并行处理技术在地面雷达信号处理中的应用研究

现代雷达信号处理设备的研制不仅对处理速度要求越来越高,并且对设备的体积和功耗也有苛刻的要求.为此,本文针对地面脉冲多普勒雷达信号处理的基本要求,研究以双片TMS320C25数字信号处理器构成的并行处理系统,完成对运动目标的检测.文中对并行处理系统的一些关键问题进行了较深入的研究,如解决输入数据的瓶颈效应,双片TMS320C25的同步协调问题等.此并行处理系统既能满足实时处理,又能大大缩小没备的体积和功牦.     

数字式单边带混频

本文主要分析用正交信号实现单边带混频电路,并阐述其优越性.     

有源组合滤波器的研制

本文主要阐述用传统查表有源滤波器组合成一种新的有源滤波器,将此有源组合滤波器放在锁相环前,可满足各种不同性质连续变化的动目标引起的多普勒频率匹配带宽要求。     

自适应LMS算法均方误差收敛的充分条件

本文给出了保证自适应最小均方算法均方误差(或平均功率)收敛的充分条件,并分析了在该条件下均方误差的收敛性能。     

一种新型的微波介质谐振器高次倍频器

将微波介质谐振器应用于阶跃管高次倍频器中,这是一种新的尝试.由此构成的微波高次倍频器,既具有微波集成高次倍频器体积小、重量轻、加工简单的特点,又具有微波同轴腔高次倍频器对相邻谐波抑制度高的优点.因而是一种在星、弹航天设备中非常有用的微波固态源部件.已研制成的C波段22次倍频器,集成在两块20×60×1mm的氧化铝陶瓷基片上,对相邻谐波的抑制,在-40℃～+70℃温度范围内优于-50dB.     

A current-mode analog multiplier/divider based on CCCDTA

A novel simple current-mode analog multiplier/divider, based on current-controlled current-differencing transconductance amplifier (CCCDTA), is presented. The proposed circuit employs only single CCCDTA without any external passive element requirement and it can work as multiplier and divider without changing its topology. In addition, the proposed circuit can work as gain-controllable current amplifier. The circuit performances are depicted through PSPICE simulations. The simulated results show that: for $\pm 1.5\mathrm{V}$ power supply, the total harmonic distortion is about 0.1%, the $-3\mathrm{dB}$ bandwidth is more than 26.94 MHz, maximum input range is about $100\mathrm{\mu }A$ and the output current is low sensitive to temperature variations.     

A dynamic CMOS multiplier for analog VLSI based on exponentialpulse-decay modulation

A clocked, charge-based, CMOS modulator circuit is presented. The circuit, which performs a semilinear multiplication function, has applications in arrayed analog VLSI architectures such as parallel filters and neural network systems. The design presented is simple in structure, uses no operational amplifiers for the actual multiplication function, and uses no power in the static mode. Two-quadrant weighting of an input signal is accomplished by control of the magnitude and decay time of an exponential current pulse, resulting in the delivery of charge packets to a shared capacitive summing bus. The cell is modular in structure and can be fabricated in a standard CMOS process. An analytical derivation of the operation of the circuit, SPICE simulations, and MOSIS fabrication results are presented. The simulation studies indicate that the circuit is inherently tolerant to temperature effects, absolute device sizing errors, and clock-feedthrough transients     

多片C40并行处理实时相关器

本文介绍了一种用于多道地震数据采集系统的实时相关器，它根据地震数据的的特点和对实时相关处理的要求，采用目前最先进的数字信号处理器TMS320C40，构成了一个多片C40并行数据处理系统，文章介绍了实时相关器的并行结构以及C40相关运算的软件流程，最后结出了测试结果。     

地面战场侦察雷达地杂波背景的模拟

随着雷达技术的发展，对信号处理机性能的定量研究，往往需要模拟产生多种情况下的杂波背景，本文讨论提供具有多种幅度概率分布的随机变量及形成特定谱特性的地杂波。