通信芯片系统中一种多协议数据处理方法

本文提出了一种在通讯FPGA/ASIC芯片系统中,利用报文控制信息传输多协议数据的方法.该方法有利于芯片设计的模块化,有利于芯片内数据流处理的标准化,并可提高模块的重复使用性.     

基于DSP＋ARM的便携式电能质量分析仪设计

介绍了基于高性能DSP芯片ADSP21161和S3C2410ARM芯片实现的电能质量分析仪的设计方法。以DSP芯片为核心实现数据采集及处理,以S3C2410芯片为核心实现数据管理、人机界面及系统控制,同时采用WinCE嵌入式操作系统作为系统软件平台。该方案提高了系统的智能化及可靠性,降低了系统功耗并有利于系统扩展。测试结果表明该分析仪的各项指标均满足IEC电能质量测试标准。     

叠层封装变得更薄

许多种将芯片堆叠起来的方法已经在小型化的旗号下得到广泛的运用,尤其是在移动应用中。叠层封装排布方式有利于将多个经过测试和高温筛选后的已封装芯片装配起来。日前,Tessera公司为其可堆叠的     

用于人工智能的硅基光电子芯片

提出了利用硅基光电子芯片进行人工神经网络计算处理的方法。硅基光电子芯片凭借光子的独特性质,能够在人工神经网络的计算处理中发挥高带宽、低时延等优势。在处理深度学习中大量的矩阵计算的乘加任务时,硅基光电子芯片拥有更高的处理速度和更低的能耗,从而有利于深度学习中的人工神经网络计算速度和性能的提升。     

汉高电子扩展了开创性导电芯片粘接薄膜产品线

二合一预切割芯片粘接薄膜有利于提高封装扩展性设计的自由度。材料行业业内领先者汉高电子宣布,其芯片粘接最新创新成果ABLESTIK CDF 200P已成功实现商业化,从而扩展了公司导电芯片粘接薄膜产品线。     

公司与新品介绍

<正>汉高电子扩展了开创性导电芯片粘接薄膜产品线二合一预切割芯片粘接薄膜有利于提高封装扩展性设计的自由度。材料行业业内领先者汉高电子宣布,其芯片粘接最新创新成果ABLESTIK CDF 200P已成功实现商业化,从而扩展了公司导电芯片粘接薄膜产品线。     

用于TFT-LCD驱动芯片的内置DRAM设计

TFT-LCD驱动芯片中需要较大容量的内置存储器,相对于静态存储电路而言,动态存储电路节省了芯片的面积,有利于芯片成本的降低.文章讨论了用于TFT-LCD驱动芯片内置DRAM的分块设计方法,结合芯片物理特点将其分为左右对称两块.采用改进的3-T结构DRAM存储阵列,省去了伪存储单元,节省了面积,降低了功耗.优化了DRAM的刷新电路,省略了判断信号与RAS和CAS先后顺序的仲裁电路.结合芯片本身的特点设计了行、列译码电路.对于芯片的仿真,采用了模拟验证和形式验证相结合的前端设计验证方法,同时又采用了结构化抽取寄生参数和建立关键路径的后仿真.     

集成电路芯片失效的剖面显微分析

集成电路的制造工艺比较复杂。实验发现,芯片内部结构中的问题,将使管芯大量报废,对成品率影响甚大,本文采用“电解水氧化”显微技术,能够对电路芯片结构进行有效的检测,通过分析,有利于提高芯片的成品率和可靠性。文中提供了有关双极型中规模集成电路芯片的剖面显微图象。     

集成风速计片上系统的计算机模拟

将MEMS器件与CMOS电路集成在同一个芯片上具有体积小、噪声小、便于控制、易于大批量生产等优点 ,本文从风速计的工作场入手 ,运用了有限元、数据拟合、等效电路及SPICE宏单元的方法对片上系统进行模拟 ,从而直接模拟出信号状况 ,有利于片上处理电路和控制电路的匹配设计 ,提高了设计效率。文中给出了风速计流体场的有限元分析结果 ,并通过拟合的方法将输出的温度差输出到电路等效的热堆 ,信号和噪声经过片上集成的放大器输出到芯片外 ,有利于温度场、热敏感元件、放大电路的优化设计     

CPLD,FPGA在EL显示模块及接口电路中的应用

在ＥＬ显示模块中，采用ＣＰＬＤ芯片可以实现数字电路的集成。这种方法有利于缩小模块体积，加快开发速度，提高模块电路的稳定性。在相关的接口电路中，采用ＦＰＧＡ替代液晶显示器专用控制芯片，实现ＥＬ模块所需的接口时序及数据格式，这种方法具有较强的实用性及可升级性。     

半导体器件统计性成品率管理技术简述

可在较短时间内分析出影响成品率的主要因素,有利于降低芯片成本,并在短期内实现批量投产。     

基于单片机的智能电表控制系统

二十世纪以来,经济迅速发展,用电量也在日益增加,传统的电表已不能满足社会的需要,以单片机为主控芯片的智能电表技术开始出现。论文主要以AT89S52单片机为控制核心,设计一种高精度多功能的单相电能表,利用电能计量专用芯片来计量所耗电量,功能多,精度高,更有利于实行远程抄表,有利于电能的合理管理和应用。     

集成风速计片上系统的计算机模拟

将MEMS器件与CMOS电路集成在同一个芯片上具有体积小、噪声小、便于控制、易于大批量生产等优点,本文从风速计的工作场入手,运用了有限元、数据拟合、等效电路及SPICE宏单元的方法对片上系统进行模拟,从而直接模拟出信号状况,有利于片上处理电路和控制电路的匹配设计,提高了设计效率.文中给出了风速计流体场的有限元分析结果,并通过拟合的方法将输出的温度差输出到电路等效的热堆,信号和噪声经过片上集成的放大器输出到芯片外,有利于温度场、热敏感元件、放大电路的优化设计.     

基于EM78P447SB单片机的有线传呼对讲系统的设计与实现

介绍了一种新的有线传呼对讲系统的设计方法。该系统以单片机EM78P447SB为主控制器，通过信号发射芯片HT9200B和接收芯片MT8870等外围器件，实现了按键输入拨号进行个呼、部分呼、群呼、来电显示以及音乐铃声等功能，而所需的元器件极少，有利于推广利用。     

GaN基LED外延材料缺陷对其器件可靠性的影响

采用X光双晶衍射仪分析了GaN基发光二极管外延材料晶体结构质量并制成GaN-LED芯片,对分组抽取特定区域芯片封装成的GaN-LED器件进行可靠性试验.对比分析表明,外延晶片中的微缺陷与器件可靠性的关系密切;减少外延晶片中的微缺陷密度有利于提高LED器件的可靠性.通过建立从外延片晶体结构质量、芯片光电参数分布到器件可靠性的分析实验方法,为GaN-LED外延材料生长工艺的优化和改善提供依据,达到预测和提高器件可靠性的目的.     

基于28nm数字芯片的分步式时钟树综合设计

针对常规时钟树综合得到的时钟偏移大^[1]、使用的时钟树单元多、功耗大等对芯片整体设计产生的不利因素,提出了一种分步式时钟树综合方法,即时钟树综合分两步走,第一步主要完成公共路径的时钟树综合,将时钟源转移到芯片中心处,第二步在新的时钟源即芯片中心处向四周做时钟树,由于时钟源位于芯片中心位置,这有利于平衡时钟源到叶节点的延迟。对两种时钟树综合方法进行比较,实验结果表明：分步式时钟树综合的时钟偏移比Innovus工具推荐的时钟树综合少了77ps,时钟树上使用的单元数量少了4458个,并且功耗降低了10mw左右。     

面向投影仪的LED阵列单位Etendue光通量的研究

基于各种结构LED芯片的出光特性,计算了得到的芯片及集成阵列实际的光学扩展量(Etendue),以此分析了面向投影仪光源的LED集成阵列在不同芯片间距和芯片厚度条件下的单位光学扩展量的光通量.结果表明,在面向LED投影仪的多芯片集成阵列光源中,使用剥离衬底的垂直结构芯片容易获得更高的单位Etendue光通量,从而有利于提高投影仪亮度.同时,对一种表面球形凹坑周期性微结构的倒装垂直结构LED芯片的集成阵列单位Etendue光通量进行了分析.在无封装的情况下,该结构芯片集成阵列的单位Etendue光通量较普通蓝宝石正装芯片和SiC倒装芯片的集成阵列分别高出164%和150%.     

基于VC++的单片机编程器软件的设计

单片机编程器是开发单片机系统的必备设备。为了减少编程器的硬件复杂程度,降低成本,可利用具备在线编程特性的单片机作为在线编程控制器,在线编程过程由计算机软件实现。介绍单片机编程器软件的设计方案,该编程器支持51系列的单片机。设计采用VC 编写Windows串口,并口的底层控制程序。利用AT89C51芯片在线编程的特性,不必拨除芯片即可实现对芯片进行快速烧录、擦除和实现对芯片的加密,有利于单片机的使用和发展。     

通用总线控制器抗SEU加固设计研究

随着集成电路制造技术的发展,寄存器和SRAM等存储单元在空间辐射环境中越来越容易受到单粒子翻转(SEU)效应的影响.传统抗SEU加固方法分为工艺加固和设计加固,前者依赖于工艺平台,难度大、周期长,后者仅针对芯片内部特定SEU敏感单元.通过提出一种针对通用总线控制器的芯片级抗SEU加固设计方法,采用冗余编码和刷新技术,可以进一步提高芯片的抗SEU能力;通过划分影响域和添加中断源,便于定位芯片中SEU敏感位置,从而有利于片内刷新操作和后续设计优化.实验结果表明,与传统的辐射加固方法相比,新方法具有更高的辐射可靠性和容错能力.     

集成风速计片上系统的计算机模拟

将MEMS器件与CMOS电路集成在同一个芯片上具有体积小、噪声小、便于控制、易于大批量生产等优点，本文从风速计的工作场入手，运用了有限元、数据拟合、等效电路及SPICE宏单元的方法对片上系统进行模拟，从而直接模拟出信号状况，有利于片上处理电路和控制电路的匹配设计，提高了设计效率。文中给出了风速计流体场的有限元分析结果，并通过拟合的方法将输出的温度差输出到电路等效的热堆，信号和噪声经过片上集成的放大器输出到芯片外，有利于温度场、热敏感元件、放大电路的优化设计。