共查询到19条相似文献,搜索用时 156 毫秒
1.
2.
3.
4.
5.
6.
新型悬空结构射频微电感的制作与测试 总被引:1,自引:0,他引:1
利用MEMS(Micro Electro-Mechanical System:微机电系统)工艺中的牺牲层技术制作了一种新型悬空结构微电感,在此悬空结构中,微电感的线圈制作在与衬底平行的平面上,线圈与衬底之间有立柱支撑;此新型微电感的制作工艺流程简单,与集成电路工艺相兼容,且其高频性能较好。并对此结构微电感的性能进行了测试,测试频率范围在0.05~10 GHz之间,结果表明:当悬空结构微电感的悬空高度为20 靘,工作频率在3~5 GHz范围内时,其电感量达到4 nH,其Q值最大可达到22。 相似文献
7.
8.
9.
10.
采用超高真空气相淀积系统 ( UHVCVD)制备了多晶锗硅薄膜 ( poly-Si0 .7Ge0 .3) ,研究了它的退火特性和电阻温度特性。将多晶锗硅薄膜电阻作为微测辐射热计的敏感元件 ,采用体硅微机械加工技术制作了 8× 1桥式微测辐射热计线性阵列 ,优化设计的微桥由两臂支撑 ,支撑臂的长和宽分别为 2 2 0 μm和 8μm,桥面面积为 80μm× 80μm。测试结果表明 ,在 773 K黑体源 8~ 1 4μm红外辐射下 ,调制频率为 3 0 Hz时 ,阵列中各单元的电压响应率为 6.2 3 k V/W~ 6.40 k V/W,探测率为 2 .2 4× 1 0 8cm Hz1 /2 W- 1~ 2 .3 3× 1 0 8cm Hz1 /2 W- 1 ,热响应时间为2 1 .2 ms~ 2 2 .1 ms,表明了器件具有较高的性能及较好的一致性。 相似文献
11.
12.
对量子阱红外探测器研制中通常采用的铟膜制备和铟柱生长技术进行了研究。从铟源的选择及蒸发的方法、距离、真空度的控制等方面做了大量实验,优化出了最佳工艺条件。铟源的纯度99.99%,电子束蒸发厚金属膜,旋转行星夹具,蒸发距离39cm,1.33×10-Pa真空下启动蒸5发程序和关闭高阀,辅以适当的剥离方法,最终在光敏芯片和读出电路上分别制备出符合设计要求的20μm×20μm×7μm(长×宽×高)铟柱。该工艺方法适用于任何厚金属膜的制备。 相似文献
13.
采用0.18μm CMOS工艺设计并实现了1∶2静态分频器。设计中为达到高速率和高灵敏度,对传统的SCFL结构D触发器进行了拓扑及版图优化。测试结果表明,电源电压为1.8V时,该分频器最高工作频率高于10.5GHz,最低工作频率低于2.5MHz(受测试条件限制),输入信号0dBm时的工作频率范围为2.5MHz~9.4GHz,芯片核心功耗9mW,核心面积50μm×53μm。 相似文献
14.
提出了一种用于LDO稳压器的共享预稳压电路.该共享预稳压电路中包含一个电源抑制减法电路以提高基准源的电源抑制,应用电流负反馈结构以降低基准源的温度系数和电源抑制随工艺阈值电压变化的敏感度,还可以降低LDO稳压器的输出噪声.仿真结果表明在阈值电压发生士20%变化的情况下,基准源的温度系数变化只有0.11×10-6/℃,电... 相似文献
15.
应用标准0.35μm SiGe BiCMOS工艺设计Colpitts压控振荡器。采用开环S参数计算电路指标,计算结果与测量结果符合较好。测量结果表明,在3.3V电源电压下,压控振荡器的频率范围覆盖340~400MHz,10kHz频偏处相位噪声为-91dBc/Hz,输出功率-3dBm。芯片面积550μm×300μm。 相似文献
16.
一种低工艺敏感度,高PSRR带隙基准源 总被引:3,自引:2,他引:1
实现了一种高精度带隙基准源,该基准源在预调节电路中应用了电源行波减法技术,显著改善了输出电压的电源抑制比。提出了采用电流负反馈技术稳定预调节电路电流的方法,降低了带隙基准的温度特性和电源抑制比对阈值电压的敏感度。考虑晶体管阈值电压发生±20%变化的情况下,仿真得到的基准源的温度系数和电源抑制比变化分别只有0.11ppm和7dB。测试结果表明,该基准源在-20~100℃的范围内的有效温度系数为25.7ppm/℃,低频电源抑制比为-68dB。其功耗为0.5mW,采用中芯国际0.35μm5-V混合信号CMOS工艺实现,有效芯片面积为300μm×200μm。 相似文献
17.
一种0.8V衬底驱动轨对轨运算放大器设计 总被引:1,自引:0,他引:1
采用衬底驱动技术设计低压低功耗轨对轨运算放大器。输入级采用衬底驱动MOSFET,有效避开阈值电压限制,将电源电压降至0.8V,实现低压下轨对轨共模输入范围。增加衬底驱动冗余差分对及反折式共源共栅求和电路实现恒定跨导控制,消除共模电压对输入级跨导的影响,输出采用前馈式AB类输出级,以提高动态输出电压范围。基于标准0.18μmCMOS工艺仿真运放,测得输出范围0.4~782.5mV,功耗48.8μW,电源抑制比58dB,CMRR65dB,直流开环增益63.8dB,单位增益带宽2.4MHz,相位裕度68°。版图设计采用双阱交叉空铅技术,面积为97.8μm×127.6μm。 相似文献
18.
应用标准0.35μm SiGeBiCMOS工艺设计一个Colpitts压控振荡器并流片。采用线性时变模型(LTV)分析振荡器的相位噪声。在3.3V电源电压下,压控振荡器的频率范围覆盖340~400MHz,10kHz频偏处相位噪声为-91dBc/Hz,输出功率-3dBm。相位噪声的测试结果与理论计算结果符合较好。芯片面积550μm×300μm。 相似文献
19.
一种高精度能隙基准电压电路 总被引:2,自引:0,他引:2
在分析了几种基准电压源的基础上 ,设计并实现了一种高精度用于高速串行通信接口的 CMOS能隙基准电压电路。电路采用了两级高增益运放的优化结构 ,基于 TSMC公司的 CMOS 0 .2 5μm混合信号模型的仿真结果表明电路输出电压在 -5 0~ 70°C的温度内波动范围为 0 .0 5 7%。芯片流片测试结果发现基准电压电路在输入电压为 2 .5 V的条件下 ,工作在 -5 0~ 70°C的温度范围内 ,输出电压变化范围为 1 .2 3 3 7~ 1 .2 3 5 6V,输出电压变化率为 0 .1 5 4% ,与仿真结果之间的平均偏差为 0 .0 1 6%。能隙基准电压电路的版图面积为 1 5 8μm× 1 64μm。 相似文献