共查询到10条相似文献,搜索用时 15 毫秒
1.
2.
3.
4.
随着集成电路的工作频率越来越高,数字信号在高速传输中产生了信号完整性问题,本文通过介绍信号完整性的概念,对影响信号完整性的原因进行了分析并提出了常用的解决方法,最后对信号完整性分析在高速PCB设计中的应用进行了研究,对当前高速PCB设计中的信号完整性分析和应用具有一定的指导意义。 相似文献
5.
数字电路的高速发展,信号完整性成为人们当下关注的热点。所谓的信号完整性指的是电路中信号的传输是以一定的时序、电压幅度与负载IC相协调。信号正常响应出现问题,导致完整性受影响。如何解决信号完整性问题,提高设计效率,笔者引入了信号完整性分析方法,也就是加载芯片的IBIS模型对高速PCB板进行仿真,实现设计优化。 相似文献
6.
7.
8.
本文介绍了高速电路信号完整性问题产生的机理,深入研究高速数字电路设计中的信号完整性问题;分析电路中破坏信号完整性的原因;结合一个实际的GPS接收机高速电路、阐述实现信号完整性的具体方案。 相似文献
9.
高速电路中的信号完整性分析 总被引:1,自引:0,他引:1
随着嵌入式系统速度的提高,信号完整性(Signal Integrity,SI)问题受到越来越多的关注。由于信号质量不理想而造成系统崩溃的现象经常出现。结合系统设计中的实例,对高速信号传输的信号完整性问题作了较为详细的论述。在电路设计初期,通过PROTEL软件对和信号完整性进行分析,仿真结果指导PCB板的设计,可以有效地提高信号的完整性,极大地缩短设计周期,降低设计成本。 相似文献
10.
信号上升或下降时间对高速电路信号完整性影响的研究 总被引:6,自引:2,他引:4
为了研究信号上升或下降时间对信号完整性的影响,从理论上分析论证了信号上升或下降时间是造成反射,串扰同步开关噪声及电磁干扰等信号完整性问题的根本原因。利用Cadence公司的SigXplorer仿真软件建立相应的拓扑电路,通过对IBIS模型信号上升时间参数进行修改,分别在不同信号上升时间和信号频率下进行仿真。通过对仿真结果的对比分析,验证了理论分析的正确性。提出了信号上升或下降时间是造成信号完整性问题的根本原因的观点,纠正了从信号频率上分析信号完整性问题的误区。 相似文献