基于FPGA的AVS熵解码模块的设计与实现

提出了一种适用于AVS的熵解码模块的VKSI实现方案。针对解码速度、实现复杂度及系统模块间的协作问题，给出了一种减少解码时间和系统资源占用的硬件实现方法。     

AVS熵解码在OMAP3530上的实现及优化

结合DSP硬件结构,首先对指数哥伦布码算法的实现进行结构上的调整,其次对熵解码部分的手工汇编实现高效的流水编排,最后结合熵解码数据的存储访问对cache进行优化。仿真结果与传统的C语言相比,程序运行周期降低了约21.49%,码率也显著提高。     

一种新型的AVS熵解码码表结构

传统AVS熵解码过程中需要存储大量的码表数据,并且在码表查询和切换的过程中存在很多的判断和跳转指令,严重地降低了解码速度,不利于DSP的实现。为了实现嵌入式AVS视频解码器,通过分析熵解码码表的特点,提出了一种新型的码表结构和一种分组查询的查询方法,代码实现采用DSP汇编语言。结果表明,与传统的码表结构和查询方式相比较,大大节省了数据空间,缩短了代码的执行时间,提高了解码的效率。     

AVS解码中反量化的FPGA实现

对AVS反量化算法模块进行分析,结合AVS反量化的算法特点,提出了使用较少存储空间来存储量化表数据的方法.通过编写VHDL以实现优化后的AVS解码中反量化的算法,利用FPGA开发工具ISE7.1和仿真工具ModelSim SE 6.0,完成了AVS反量化的FPGA设计与实现.证明了算法实现的正确性.     

基于PC的AVS视频解码器软件优化

简要介绍了AVS视频编码标准的主要特点以及单指令多数据(SIMD)汇编指令集运算优势,通过分析AVS参考解码器软件的性能以及造成解码器速度瓶颈的原因,提出了基于SIMD汇编指令的优化方案,最终实现了基于PC的高清AVS视频实时解码.     

AVS解码器基于SystemC的实现

介绍了AVS视频编解码标准的关键技术和新一代硬件设计语言SystemC的特点以及利用SystemC进行软硬件协同设计的方法，并在此基础上介绍了AVS视频解码器基于SystemC的设计和实现。     

桶形移位器在AVS熵解码器中的应用及仿真

AVS视频解码器作为一种媒体解码器,对实时性有较高的要求,这就要求解码器有较快的解码速度.针对这一技术需要,在AVS熵解码器的设计中,提出了一种用于码流截取的桶形移位器的设计方案.采用Verilog HDL语言进行设计和仿真,实现了码流的正确截取.本设计方案通过采用累加器和移位器的组合来实现数据传输,考虑了解码时延不同...     

AVS产业化加速，6月将推手机解码芯片

2006年AVS在产业化方面迈出了重要的几步，这包括：信息产业部牵头组织了AVS-IPTV试验，并在第一阶段取得初步成果。UT斯达康、中兴、华为等先后实现了AVS编码和IPTV系统的融合开发，初步支持基于AVS编码的端到端的IPTV直播和点播业务。AVS联盟成员单位长虹集团中标四川的16个地县市地面传输标准项目，准备采用AVS标准。坐落在浦东张江高科技园区的首家AVS产业化示范基地项目正式启动。AVS还在积极开拓国际化道路，包括参与ITU—T的IPTV标准制定以及申请加入IS0/IEC MPEG—C。     

基于AVS标准的熵解码器硬件设计

提出了一种基于AVS标准熵解码器的设计方案.采用桶形移位器进行移位,采用并行结构确定码长.采用算术方法对19张码表进行算术优化,从而减小了芯片面积,提高了解码速度.采用Verilog HDL语言进行源代码设计和仿真.在0.25 μmCMOS工艺库下,用Design Compiler进行综合,面积为1.5万门左右,最高频率达100 MHz,达到实时解码高清AVS码流要求.     

AVS视频解码器的PC实现

本文主要介绍了AVS视频解码的关键技术及解码原理。针对AVS视频解码器开源代码RM52J_r1解码效率相对低下的问题,根据该开源代码设计了新的AVS解码器。实验结果表明,在保证解码质量的前提下,解码速度有了很大的提高,基本上能达到实时解码的要求。     

一种媒体处理器的高级语言及其编译系统

媒体处理器通常采用汇编语言编程以满足代码大小、性能和能耗方面的要求。本文提出了媒体处理器高级语言的设计原则，并针对Leadtek公司的媒体处理器设计，实现了VP6-C语言及其编译系统。VP6-C语言用于编写多媒体处理中的核心程序，为程序员提供一种C风格的、自然的编程方式。试验结果表明编译生成的目标代码有较高的质量。     

ITU G.732.1语音编码器在DSP上的实时实现

ＩＴＵＧ。７２３．１建议的编码速度为５．３和６．３ｂｉｔ／ｓ的双码率编码方案是一种运算复杂的用于多媒体通信中的低码率语音编码器。本文介绍了该编码器的算法原理和在一片ＴＭＳ３２０Ｃ５４１定点ＤＳＰ芯片上实时实现该编码器过程中的软，硬件结构及关键技术。     

Algorithms and architecture implementations of MIMO OFDM baseband receiver based on the SIMD DSP core

This letter presents a programmable single-chip architecture for Multi-lnput and Multi-Output （M1MO） OFDM baseband receiver. The architecture comprises a Single Instruction Multiple Data （SIMD） DSP core and three coprocessors that are used for synchronization, FFT and channel decoder. In this MIMO OFDM system, the Zero Correlation Zone （ZCZ） code is used as the synchronization word preamble of packet in the physical layer in order to avoid the interference from other transmitting antennas. Furthermore, a simple channel estimation algorithm is proposed which is appropriate tbr the SIMD DSP computation.     

TMS320C672x DSP引导加载系统的设计与实现

基于DSP的Flash引导启动技术已被广泛运用.传统方式采用JTAG仿真器完成应用程序的调试和代码的烧写,但受航空工程应用环境的制约,突显操作不便、效率低下的问题.对此提出了一种全新加载方案,基于通用性更强的串口传输模式,通过固化的监控程序和可操作的应用界面,实现加载过程的跟踪和控制.工程试验结果表明本方案具备满意的可操作性、高效性和可靠性.