H.263编码中DCT在定点DSP上的实现

简要介绍了H.263编码标准及H.263编码采用的正交变换编码离散余弦变换。文中着重讨论了DCT算法的定点化,并根据TMS320C6201DSP的特点对IDCT的算法进行了改进。最后采用DSP汇编语言实现DCT快速算法。     

基于DSP的视频编码的优化和实现

介绍了低码率视频编码国际标准H.263建议的主要内容及H.263 中提出的新的编码技术，重点讨论了H.263编码在TMS320C6711 DSP上的优化和实现。     

H.263视频编码算法原理及DSP实现

介绍ITU-T H.263视频编码器在德州仪器（Texas Instruments)公司新一代数字信号处理芯片IMS320C6000上的实时实现技术。编程实现了H.263标准的主要内容及H.263 中提出的新的编码技术，重点讨论了H.263编码在TMS320C6711 DSP上的优化和实现。     

H．264视频编码器在TM1300上的实现与优化

文章介绍了ITU-TH.264编码算法原理和TM1300定点DSP芯片。针对该芯片的硬件结构特点,设计了一套运行于TM1300之上的实时视频信号采集、视频编码、视频输出系统的可行方案。讨论了H.264实时视频编码器在TM1300上定点实现的关键技术和难点问题,详细论述了H.264编码算法的代码优化技术。     

实时H.263+视频编码器的DSP实现

在多媒体处理芯片TM-1300的开发平台上,快速实现了H.263 视频编码器。首先,根据H.263 编码算法要求,介绍TM-1300适合视频通信开发的特点及其开发环境;然后,将编码算法移植到TM-1300平台并进行大量的优化,其中,重点讨论了位移估值的优化算法。由实验结果可知,使用本文给出的优化算法,可以在TM-1300上快速实现H.263 编码器,满足视频实时编解码的要求,且已应用于实际视频通信产品中。     

基于TMS320C80 DSP的H.263编解码系统

本文提出了使用单片TMS320C80通用DSP实现H.263实时视频编解码器的硬件方案.本方案实现了低码率H.263编解码系统,实验证明,它能够在20kbps下完成8fps全双工实时H263编解码.     

H.263编译码系统的DSP实现

本文主要介绍了用TMS320C6201实现低比特率视频压缩编码标准H.263的编译码系统。本文对H.263实现算法进行了研究,并针对DSP的结构特点,提出了多种改进措施以适应实时图像编译码与误码信道传输的要求,本文还给出硬件设计与软件的优化处理方法。     

语音编解码算法G.729的软件实现

首先对G.729编解码算法的原理进行了简要分析,接着讨论了如何在定点DSP芯片ADSP218x上实现该算法,并指出了其关键技术,最后给出了运算量分析结果。     

MPEG-4像素压缩模块的DSP实现

文章在TMS320C6204定点DSP芯片上实现了MPEG-4像素压缩模块的优化.重点讨论了一种快速的DCT/IDCT算法在DSP上的实现,并针对其中最耗时的DCT/IDCT、量化/反量化算法做了软件优化,有效的降低了整个模块的运行时钟数.实验结果表明本文的算法和优化结果都取得了良好的效果.     

双正交DCT在视频编码中的实现

采用仅有移位和加法操作的提升步长的双正交DCT变换来实现H.263视频压缩编码中的DCT变换。双正交DCT能快速有效地实现整数到整数的变换,在C6201定点DSP中,双正交DCT的编码速度与DCT相比有很大提高。     

基于定点DSP的Turbo码译码器实现

在介绍了一种改进的Max—Log-MAP译码算法基础上．讨论了与定点DSP实现译码算法相关的量化精度、溢出处理及数据存储等几个问题,并采用VC5409实现了（13．15）8Turbo码译码器．经测试．其性能接近浮点译码性能．     

A design methodology for networks of online modules and its application to the Levinson-Durbin algorithm

The use of online arithmetic was often proposed for hardware implementations of complex digital-signal processing (DSP) algorithms. However, several important issues in the design process of such algorithms using online arithmetic are rarely discussed in the literature. This paper presents these issues and provides a methodology to analyze the behavior of networks of online arithmetic modules performing serial computation over fixed-point numbers. The methodology is presented, applied in several examples, and finally used to design an efficient field programmable gate arrays implementation of the Levinson-Durbin algorithm in an application of the Yule-Walker power spectrum estimation. The methodology can be applied to other algorithms as well and it simplifies the task of designing and verifying a network of online modules. The experimental results show the advantages of online arithmetic in the design of complex DSP algorithms.     

符合TI标准化规范的DSP实现方案

为使数字信号处理(DSP)算法具有更好的可移植性,介绍了一种符合Tl(德州仪器)标准化规范的DSP实时实现方案。遵从这一系列规范实现的DSP算法,能够很容易的应用到不同的系统中,从而提高DSP源代码的再利用率,缩短开发周期,节约人力资源。以TMS320C6201为平台,标准化实现了G．723．1语音编解码算法,论证了该方案的可行性。     

Fixed-Point Implementation of Fast QR-Decomposition Recursive Least-Squares Algorithms (FQRD-RLS): Stability Conditions and Quantization Errors Analysis

The fast QR-decomposition based recursive least-squares (FQRD-RLS) algorithms offer RLS-like convergence and misadjustment at a lower computational cost, and therefore are desirable for implementation on a fixed-point digital signal processor (DSP). Furthermore, the FQRD-RLS algorithms are derived from QR-decomposition based RLS algorithms that are well known for their numerical stability in finite precision. Hence, these algorithms are often assumed numerically stable, although there is no rigorous analysis addressing the stability of such algorithms in finite precision. In this paper, we derive the conditions that guarantee stability of the FQRD-RLS algorithms, and also derive mathematical expressions for the mean-squared quantization error (MSQE) of internal variables of the FQRD-RLS algorithms at steady state. The objective is to quantify the propagation error due to quantization effects. The derived MSQE expressions have been verified by comparisons with fixed-point computer simulations.     

定点ADSP-Blackfin533的混合编程技术

针对ADI的新型ADSP-BF533在音频实时处理上的优势,讨论了如何在该定点DSP上进行C语言与汇编语言的混合编程来提高代码的效率,给出了一些有用的优化原则和具体方法。     

A 32-b RISC/DSP microprocessor with reduced complexity

This paper presents a new 32-b reduced instruction set computer/digital signal processor (RISC/DSP) architecture which can be used as a general purpose microprocessor and in parallel as a 16-/32-b fixed-point DSP. This has been achieved by using RISC design principles for the implementation of DSP functionality. A DSP unit operates in parallel to an arithmetic logic unit (ALU)/barrelshifter on the same register set. This architecture provides the fast loop processing, high data throughput, and deterministic program flow absolutely necessary in DSP applications. Besides offering a basis for general purpose and DSP processing, the RISC philosophy offers a higher degree of flexibility for the implementation of DSP algorithms and achieves higher clock frequencies compared to conventional DSP architectures. The integrated DSP unit provides instruction set support for highly specialized DSP algorithms. Subword processing optimized for DSP algorithms has been implemented to provide maximum performance for 16-b data types. While creating a unified base for both application areas, we also minimized transistor count and we reduced complexity by using a short instruction pipeline. A parallelism concept based on a varying number of instruction latency cycles made superscalar instruction execution superfluous     

基于TMS320F2812的多通道实时语音编解码

介绍了自适应多码率语音编解码算法及其基于TMS320F2812定点DSP芯片的实现方案。利用TMS320F2812芯片集成的多路ADC和PWM,对方案进行了多通道的扩展。分析了在DSP芯片上实现实时语音编解码及多通道扩展的关键技术。最后分析了此多通道实时语音编解码方案所需的存储空间和计算复杂度。     

高性能定点DSP位处理单元(BMU)设计

位处理单元(BMU)是定点数字信号处理器(DSP)中主要的运算单元。数字信号处理器要做大量的位处理的运算,因此该单元的设计极大地影响着DSP的性能。用全定制的方法设计用于定点DSP的位处理单元。该电路具有逻辑/算术移位、指数提取、归一化等功能,有效地解决了定点DSP的浮点运算功能。该BMU在CSMC 0.5μm CMOS工艺下实现,一共包含4 527个晶体管,资源消耗较少,在5 V工作电压下,工作速度达到了114 MHz,符合高性能DSP的要求。     

SoC芯片中基于统计分析的浮点到定点转换方法

在通信、语音、图像处理等数字信号处理应用系统中一般使用浮点算法.为降低硬件成本、功耗,在定点硬件架构上实现浮点算法成为一种有效的解决方案.在定点SoC(System on Chip)芯片中,为达到性能、成本、功耗的平衡,常采用定点近似算法和硬件加速方案对浮点数字信号处理算法进行转换和优化.因此,需要在制造费用、功耗、性能等诸多限制下,将浮点算法转换成定点数近似算法.本文提出了一种基于定点SoC芯片的浮点到定点转换方法.首先,本文引入硬件加速模块参数和转换参数完成浮点算法到定点算法的转换,然后使用本文提出的r通过信噪比对定点数近似算法进行评估的方法,在满足一定信噪比限制条件下,计算出最佳硬件加速模块参数和转换参数,从而得到基于硬件加速的最优定点算法.同时,在此方法基础上进一步研究了单核SoC芯片内置硬件加速模块的原型开发策略.     

基于16位定点DSP的实时MP3编码器

采用一个新的MP3编码方案，针对16位定点DSP的特性对算法进行了优化。方法包括帧间动态时间分配策略，用于计算机非线函数的优化的多项式逼近算法，以及快速的Huffman码表存取方案。采用这些优化方法后，实现了基于16位定点DSP芯片的实时MP3编码器。