首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到20条相似文献,搜索用时 15 毫秒
1.
黄海生  刘宇 《微电子学》2001,31(4):304-306
提出了一种从 E1信号中提取时钟的全数字锁相环。采用半脉宽移动技术设计数控振荡器 (DCO) ,使输出时钟占空比的误差小于 4%。经实验证实 ,在输入信号的频率范围为 2 .0 4 8MHz± 90 ppm且抖动满足 ITU- T G.82 3的情况下 ,该电路完全可以用于从 E1信号中提取时钟。采用数字锁相环对系统集成大有好处。  相似文献   

2.
元件     
C-MAC Micro Technology公司的CFPO-5是一种超Stratum 3E恒温箱控制的晶体振荡器(OCXO),采用符合工业标准的5脚C08封装。CFPO-5不仅为固定线开关系统提供一种Stratum 3E时钟,而且还能用于GSM/W-CDMA、UMTS和其他地面通信基站。其标称频率为26MHz、在0~+70℃的工作温度范围内能稳定在±0.005ppm  相似文献   

3.
时钟频率达1GHz的高速直接数字合成器   总被引:1,自引:0,他引:1  
近年来直接数字合成器(DDS)在高速化和多功能化方面又有了长足的进步,出现了时钟频率达GH z的DDS器件。本文介绍的美国模拟器件公司生产的AD9858的时钟频率最高可达1GH z,可直接形成0~400M H z的正弦波。可工作于单频模式和扫频模式,频率切换速度仅为83ns。若预先将有关数据存储在存储器中,可以将切换时间缩短至8ns。DDS通常作为产生正弦波的信号源使用。一、D D S的工作原理所谓的DDS(DirectDigitalSyn鄄thesizer)是指使用高频时钟,反复地将正弦波的数据送往D/A转换器,输出正弦波信号的集成块或者电路。图1是32位DDS的组成方…  相似文献   

4.
德州仪器(TI)宣布推出一款时钟乘法器,其集成了3个片上锁相环(PLL)元件,可提供业界领先的灵活性与性能,且将现有解决方案的周期抖动降低多达70%。该器件的6个输出中每个输出都可以在电路内或者在操作期间针对300MHz以上的任何时钟频率进行编程。这种高灵活性能够简化设计过程,节省系统成本,帮助设计人员全力满足高性能通信应用新标准的要求,如:无线基站、电信或数据通信设备(参见www.ti.com/sc05xxx)。这3款CDCE706PLL基于TI的射频(RF)SiliconGermanium工艺开发,可以接受晶振、LVCMOS或差分输入,并且可以利用单个时钟源产生6个时…  相似文献   

5.
产品博览     
《半导体技术》2005,30(4):83-85
Zarlink 推出新的H.110 TDM交换芯片卓联半导体公司推出一款集成Stratum 4E DPLL( 数字锁相环)的ZLTM50031 TDM(时分复用)数字交换芯片,拓展了其业内领先的H.110 数字交换芯片系列。新款芯片的卓越性能超过所有竞争器件,符合所有关链H.110 数据通信业务的中密度网络设备的设计。该系统是专门为ECTF(企业计算机电话技术论坛)H.110 CompactPCItm(外围设备互连)标准定义的时钟信号和数据接口的应用而设计的。瑞萨科技推出高性能的SuperHTM系列的32位RSIC微控制器新产品  相似文献   

6.
赵宇鹏  刘书明 《今日电子》2006,(8):62-64,73
在声雷达系统中,发射机定向发出不同频率的声信号,随后接收不同距离上的回波信号,利用回波中频率的偏离可以测定风速、风向随高度的变化。系统的多通道采样数据量接近500k×32b/s,一帧时间(约2.7s)内要求处理1100兆条指令,其大数据量和要求实时处理的特性对信号采集处理系统的设计提出了很高的要求,本文介绍的基于美国模拟器件公司的DSPADSP-TS201S和ADCAD7864的信号采集系统能够满足这些要求。系统的设计1系统功能模块划分声雷达信号采集系统主要由信号采集、信号处理、电源和时钟四部分组成,如图1所示。信号采集模块由CPLD和4片A…  相似文献   

7.
凌力尔特公司(Linear Technology Corporation)推出电流模式、固定频率升压型 DC/DC 转换器 LT8580,该器件具备一个内部1 A、65 V 开关。 LT8580在2.55 V 至40 V 的输入电压范围内工作,非常适合输入源从单节锂离子电池到汽车输入的各种应用。 LT8580可配置为升压、SEPIC 或负输出转换器。其开关频率可通过单个电阻器设定,或同步至一个外部时钟,频率范围为200 kHz 至1.5 MHz,从而最大限度减小了外部组件尺寸。3 mm×3 mm DFN (或 MSOP-8E)封装与纤巧的外部组件相结合,可确保解决方案占板面积非常紧凑,同时降低了解决方案成本。  相似文献   

8.
一个71mW 8位125MHz A/D转换器   总被引:6,自引:4,他引:2  
介绍了工作在1.8V的8位12 5 MHz流水线A/ D转换器.采用了低功耗的增益自举单级折叠级联运放,器件尺寸逐级减小进一步优化功耗.为消除不匹配造成的相位遗漏与重叠,每级均有独立的双相不交叠时钟发生电路,并由一全局的时钟树驱动.输入频率为6 2 MHz的信号,以12 5 MHz时钟采样,可获得4 9.5 d B(7.9位有效精度)的信号与噪声及谐波失真比(SNDR) ,功耗仅为71m W.电路用0 .18μm CMOS工艺实现,面积为0 .4 5 m m2 .  相似文献   

9.
应用AD9850实现正弦标校信号的产生   总被引:1,自引:0,他引:1  
将DDS器件AD9850与单片机结合进行设计,可以产生频率(1~6kHz)和幅值(0~1V)都可调的正弦波信号。设计中选用AT89C51单片机实现用户需要的频率字。波形的产生以及与上住机通信等逻辑控制功能。该正弦信号源稳定方便,可在许多实时控制系统中用作标校信号。还可以通过高速比较器将该正弦波信号转换成方波,作为时钟信号输出。  相似文献   

10.
卓联半导体新推一款DPLL芯片ZLTM30109,该芯片可为宽带设备提供更高的灵活性和电信级性能。卓联为全球网络应用提供最齐全的PDH时钟芯片,涵盖了从线路卡时钟产生、多种输出、再到位于中心局设备中的时钟控制等应用领域。ZL30109芯片是一款单片硅器件,非常适合应用于高速终端产品和接入网络设备,包括DSLAM(数字用户线接入多路复用器)、VoIP网关和IP-PBX。作为中央时钟器件,该芯片可接受多种频率的参考时钟,包括附加的2KHz(千赫)帧脉冲和 19.44 MHz(兆赫)时钟,从而满足各种应用场合。ZL30109芯片采用与卓联的整个T1/E1 DPLL系…  相似文献   

11.
近年来直接数字合成器(DDS)在高速化和多功能化方面又有了长足的进步。出现了时钟频率达GHz的DDS器件。本文介绍的美国模拟器件公司生产的AD9858的时钟频率最高可达1GHz,可直接形成0~400MHz的正弦波。可工作于单频模式和扫频模式,频率切换速度仅为83ns。若预先将有关数据存储在存储器中,可以将切换时间缩短至8ns,DDS通常作为产生正弦波的信号源使用。  相似文献   

12.
设计了一种基于LVDS的高速数据交换引擎IP核,并详细阐述了在FPGA上的实现原理和关键设计.该IP核能广泛适用于低速、高速FPGA中,测试结果表明,IP核的逻辑功能正确,可适应从spartan3A器件上时钟频率150MHz,300Mb/s数据传输速率(1位模式,4位模式下达到1.2Gb/s),到Virtex6器件上时钟频率500MHz,1Gb/s数据传输速率(1位模式,4位模式下达到4Gb/s).  相似文献   

13.
通用IC     
TI新型低相位噪声时钟合成器日前,德州仪器(TI)推出一款新型低相位噪声时钟合成器—CDC7005,其具有的倍频、分频及抖动清除等功能可使板级设计者优化定时性能,从而使板级空间缩小70%,且减少大量分立组件的数量。CDC7005实现压控晶体振荡器(VCXO)与参考时钟同步,并集成低噪相位/频率检测器、高精度充电泵、可编程除法器、运算放大器以及具有除法选项的1:5差分时钟缓冲器。该器件的低相位噪声性能非常有益于包括A/D-D/A转换器、串/并转换器、ASIC 及DSP等在内的众多信号链路器件。CDC7005可接受 3.5 MHz~180 MHz 的参考时钟,并要…  相似文献   

14.
《国外电子元器件》2014,(18):137-137
凌力尔特公司(Linear Technology Corporation)推出电流模式、固定频率升压型 DC/DC 转换器 LT8580,该器件具备一个内部1 A、65 V 开关。 LT8580在2.55 V 至40 V 的输入电压范围内工作,非常适合输入源从单节锂离子电池到汽车输入的各种应用。 LT8580可配置为升压、SEPIC 或负输出转换器。其开关频率可通过单个电阻器设定,或同步至一个外部时钟,频率范围为200 kHz 至1.5 MHz,从而最大限度减小了外部组件尺寸。3 mm×3 mm DFN (或 MSOP-8E)封装与纤巧的外部组件相结合,可确保解决方案占板面积非常紧凑,同时降低了解决方案成本。  相似文献   

15.
使用本设计实例中的电路可以开发并实现一台轻型、无噪声、廉价的三相、60Hz正弦波电压发生器.尽管其目标是用于测试电源控制器的电路,但它也可以用于需要具有120°相对相位差的三个正弦波的其它应用.IC1是一只22V10 PLD(可编程逻辑器件),它产生三个三相、60 Hz方波电压.IC1的内部寄存器Q0、Q1与Q2位使Q3位设定为领先Q4位120°,并使Q5位设定为落后Q3位240°(图1).将IC1的时钟频率设为748Hz,可在Q3、Q4和Q5产生60Hz输出.  相似文献   

16.
《电子产品世界》2002,(6):32-32
本文电路(图1)用一个Microchip8引脚PIC12C671做为一个压控音频振荡器。由于PIC12C671包含一个内部4MHz振荡器、4通道8位A/D变换器和一个内置电源复位电路,所以构成信号产生器不需要外部元件。PIC12C671通过AN0和AN1读两个模拟输入。变换基准电压是控制器的电源Vdd。电压Vf控制输出频率,而Vd确定输出信号的占空因数。频率和占空因数是独立的,改变频率将不影响占空因数,反之亦然。输出频率可进一步由3位输入A-C控制。当控制器的时钟和定时器为0时,这3位输入置位前置定标器。当A=B=C=‘0’时,测得的频率是114Hz-1.41KHz。…  相似文献   

17.
王旭  刘涛  邓民明 《微电子学》2023,53(3):458-464
为满足航天电子系统对高速高精度16位A/D转换器的需求,设计了一种流水线型16位80 MSPS A/D转换器,内核采用“3+4+3+3+3+3+3”七级流水线,前端缓冲器用于减小第一级MDAC采样网络回踢信号对A/D转换器线性度的影响。采用环栅器件、N+/P+双环版图等设计加固技术。A/D转换器采用0.18 μm CMOS工艺,工作电源电压为3.3 V和1.8 V,在时钟输入频率为80 MHz和模拟输入频率为36.1 MHz时,ADC的功耗≤1.1 W、信噪比SNR≥73.8 dB、无杂散动态范围SFDR≥88 dBFS。电离总剂量150 krad(Si)辐照后,ADC的信噪比SNR变化量≤0.3 dB、无杂散动态范围SFDR变化量≤1 dB;Bi离子辐照下ADC的电流增加≤4 mA。  相似文献   

18.
引言 典型的T3/E3/STS-1信号是在短距离内传输,然而,一些应用要求更长的距离.T3/E3/STS-1光纤/铜线变换器把铜线上的信号变换为在光纤链路传输的光纤信号.一对变换器能扩展T3/E3/STS-1信号使其优于铜线性能指标,所用的T3/E3/STS-1信号突破楼宇内的长度限制.T3信号标准长度连接是380米,E3信号长度连接为440米,STS-1标准信号长度连接是360米,而光纤连接可达到几英里.然而,对于在光纤中传输T3/E3/STS-1信号,没有标准.典型的设计包括采用SC或ST连接器和不同波长(如850nm,1310nm和1550nm)的单模或多模光纤.光束波长将决定工程师是否需要增强光元件设计来满足终端用户的应用.  相似文献   

19.
苏成富 《电子技术》1993,20(9):29-31
CC14433是采用 CMOS工艺制作的一种常用的3位半双积分式A/D转换器,被广泛应用于面板数字电压表及低速 A/D控制系统。一、CC14433简介 CC14433 主要特性是:1.转换精度较高(读数的±0.05%±1,3~(1/2)位十进制相当于11位二进制);2.转换速率为8~10次/s,在实际使用中可以做到25次/s;3.输入阻抗较高(>100MΩ);4.片内提供时钟发生电路,使用时只需外接一只电阻即可,亦可以使用外接时钟。时钟频率范围为 40kHz~200 kHz:5.片内具有自动调零、自动极性转换功能。有过量程和欠量程标志信号输出,配上控制电路可以实现自动量程转换;6.电压量程有0~200mV和0~2V两档。外接一个与量程有关的基准电压,当量程为0~  相似文献   

20.
《今日电子》2006,(9):95-95
DS3100集成了2路数字PLL(DPLL)、4路APLL、14路输入、11路输出和2路完整的DS1/B1收发器。当与适当的TCXO或OCXO配合使用时,该器件符合所有国际网络同步标准,包括TelcordiaGR1244和GR-253(3E级、3级、4E级、4级和SMC级),ITU—TG.812和G.813,以及ETSI ETS300462。它能够持续监控多达14路输入时钟的状态和频率精度,内置参考时钟选择逻辑可以为两路DPLL之一自动选择最高优先级的有效输入时钟。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号