基于FPGA的自动白平衡算法设计

为了满足工程项目需求，获取生动彩色图像，设计了一套基于FPGA实现的自动白平衡算法。首先，将RGB图像转换成YCrCb格式，然后将图像划分成16个图像子块，分别统计色差，选择色彩丰富的图像块进行白平衡校正因子的计算，从而完成图像白平衡操作。算法以一片Xilinx公司FPGA作为硬件开发平台，使用Verilog-HDL硬件描述语言并采用由总到分的模块化开发对整个系统进行硬件描述。实验结果表明，所设计的自动白平衡算法获取的彩色图像色彩逼真，算法难度适中、便于硬件开发，具有非常好的工程应用前景。     

基于DSP Builder的并行中值滤波算法的设计与实现

研究了一种适合采用现场可编程逻辑(FPGA)消除图像随机噪声的算法以及用DSP Builder实现该算法的硬件电路设计.结合FPGA并行计算的特点,采用滑动窗口和模块化设计思想,对常规中值滤波算法的结构进行改进,提高了算法的运算速度,简化硬件结构.通过仿真和FPGA验证结果表明,该算法可以有效消除图像随机噪声,同时处理延时短,可以满足嵌入式系统的实时性要求.     

基于FPGA的激光条纹中心实时检测

为实现结构光激光线条纹中心的实时提取,将方向模板算法进行了适应硬件的改进,且提出并实现了一种专用硬件结构。基于流水线技术和并行技术的硬件设计保证了该算法的实时实现。利用现场可编程门阵列器件FPGA实现了结构光激光线图像条纹中心线的实时提取。试验表明采用FPGA实现视频处理的专用算法具有成本低、实时性好、研发周期短的优点。     

设备监控图像预处理算法改进及其FPGA实现

为实现对现场监控图像的实时预处理,针对灰度化和二值化算法复杂度高、计算量大和不易于硬件实现等问题,对图像预处理方法进行了研究。通过重新设计加权平均灰度算法的权重,使灰度算法由浮点运算简化为定点运算,易于现场可编程门阵列（FPGA）实现;提出一个基于Otsu算法的改进评价函数,证明了其与最大类间方差法、最小类内方差法的等价性。进而提出一种适于硬件实现的图像预处理算法,并通过Verilog编程以及在Matlab和ModelSim上联合仿真,证明了整个预处理功能的可实现性,最终设计出一种可用于实时图像处理系统前端的基于硬件实现的高速图像预处理模块。     

改进的Gabor滤波算法及其在FPGA中的实现

针对指纹图像核心区域方向变化剧烈及用软件实现图像增强速度慢的缺点,提出了一种适应于硬件并行处理的基于改进的Gabor滤波的指纹图像增强算法,并用硬件描述语言在可编程逻辑门阵列(FPGA)上实现,同时介绍了系统的工作过程及总体结构.实验结果表明,改进的Gabor滤波能使图像的断裂处得到很好的连接,指纹图像信息明显增强,并且在速度方面利用硬件实现远远高于软件.实验表明,FPGA在图像处理方面满足实时性的要求,适用于图像增强的系统.     

基于FPGA硬件实现的图像边缘检测及仿真

图像边缘检测是图像分割,目标提取等数字图像处理领域中关键的步骤,对于性能和处理时间制约着后续图像处理的性能和整体的处理时间。提出一种FPGA的实时图像边缘检测系统。该系统以FPGA为平台,用VHDL硬件描述语言设计并实现了一种自适应的Canny边缘检测算法。在设计过程中,通过改进算法和优化系统结构,在合理利用硬件资源的基础上采用了流水线技术。之后通过ModelSim软件进行仿真,仿真结果表明,在FPGA中实现算法能够有效实时地检测出复杂图像的边缘。     

一种新的块匹配运动估值搜索算法及其硬件结构

针对二维运动估值中的块匹配,提出了一种适于硬件实现的改进快速算法,并给出了在FPGA上实现的具体硬件结构。该算法运算速度快,且硬件实现结构简单。搜索过程中不易陷入局部极小值点,因此产生的运动向量较传统快速搜索算法更加准确。经验证,该算法完全可以满足现代各种视频压缩系统对运动估值和块匹配模块的要求。     

基于边缘的实时图像缩放算法研究

传统的基于图像边缘的插值算法由于自身的复杂性而很少用于实时图像处理,而不基于边缘的插值算法由于低通滤波的效应通常会使插值后的图像出现边缘模糊,影响视觉效果。针对上述问题,提出了一种基于边缘的自适应图像插值算法。该算法以相邻像素的二阶差分为基础,自动选择与目标像素点相对应的源像素组进行插值运算。在Matlab环境中实现了各种图像插值算法,然后对插值结果进行了主客观评价,并对各种算法获得的图像进行了边缘检测及复杂度分析。同时,设计了本文算法的硬件实现结构,并用Verilog语言进行描述,综合出目标代码,最后通过FPGA验证。研究表明,运用该算法插值获得了边缘清晰的目标图像,且该算法复杂度低,便于硬件实现。因此,该算法能有效地实现图像插值,适应于实时条件下的图像缩放。     

改进的中值滤波算法及其FPGA快速实现

针对传统中值滤波算法带来的图像模糊问题,提出一种改进算法,加入阈值比较环节以便更好地保持图像细节。当用FPGA实现中值滤波算法时,传统方法需要较多的时钟周期,由此设计一种新的硬件实现电路,仅用3个周期就能快速地取得中值。仿真结果说明,该改进算法不仅能够取得良好的滤波效果,而且使所处理的图像更加清晰,所设计的硬件电路能够快速、高效地对算法进行实现。     

基于FPGA的轮廓提取并行计算系统研究及实现

针对高质量的轮廓提取算法计算量大、实时性差的问题,提出了一种基于现场可编程门阵列（FPGA）的图像轮廓并行计算系统。通过设计适合的硬件结构及相应的算法改进,采用了多种不同的并行方式加速算法的计算。实现了一种高质量的轮廓提取算法--Pb（Probability Boundary）算法的高速计算。实验结果表明,在FPGA工作频率200 MHz时,被处理图像分辨率为481×321时,该系统处理速度可达39帧/s,为将Pb算法应用于实际系统提供了条件。     

基于SVM的ECT图像重建算法研究与实现

在ECT系统中使用支持向量机处理采集到的数据集,当数据规模非常大时训练速度缓慢,支持向量机在处理ECT系统中采集到的大规模数据集时训练速度缓慢.针对该问题提出了一种适应于硬件实现的基于SVM的串行计算-并行传输模式,并用硬件描述语言在现场可编程逻辑门阵列(FPGA)上实现,同时给出了硬件系统的工作过程及总体结构.ECT图像重建实验结果表明,同软件实现相比,不仅提高了系统图像重建速度,还能保持较高的分类精度,并且表明FPGA在图像重建方面满足实时性要求,适用于图像重建系统.     

一种改进的无表SPIHT算法

SPIHT算法是一种基于小波变换,压缩编码效率很高的静止图像压缩编码算法,传统的SPIHT算法主要基于软件实现.本文提出一种改进的更易于硬件实现的无列表SPIHT算法：采用状态标示符取代动态链表操作来记录集合分割信息,进而把整个编码过程都简化为简单的逻辑运算.基于本算法设计出了SPIHT编码器FPGA的有效实现.实验表明,该算法易于实现、节约资源、效率高、运算速度快,为硬件实现高速图像压缩编码提供了一种新的有效的方法.     

基于FPGA联合Sobel算法的实时图像边沿检测系统的设计与实现

边沿检测技术作为数字图像处理领域的重要一支,在目标匹配,交通管控,国防安全等多个领域有着广泛的应用,能够精确高效地实现边沿检测对于后续进行更高层次的图像识别以及图像处理有着密切的联系;为了实现实时有效的图像边沿检测提出了基于FPGA结合Sobel算法的实时图像边沿检测系统,硬件使用流水线结合并行处理的解决方案,能够有效提高图像处理的速度;算法设计采用Sobel算法,不但简化了运算同时获得了不错的检测效果;实验结果显示,系统可高效地达成实时图像边沿检测的设计目的,而且提升了图像的处理效率与边沿检测的效果,便于满足后续图像处理的要求。     

基于FPGA的视频图像高速处理技术——在钢轨动态检测中的应用

高速图像处理可用软件和硬件两种方案实现。软件方案成本低,灵活,但速度慢;硬件方案速度高,不够灵活且成本高。现场可编程门阵列(FPGA)正好能解决这一矛盾。介绍了一种基于FPGA的视频图像高速处理技术,它被成功地用于钢轨断面图像的实时动态监测系统中。该系统采用了投票表决算法,用VHDL语言(超高速集成电路硬件描述语言)编程,采用多语言协同仿真技术(FLI)。结果表明,该系统充分发挥了FPGA器件的并行特性,显著提高了图像处理速度,达到了动态监测的实时性要求。     

投票表决算法在高帧频图像处理中的应用

针对目前高帧频图像处理方法中软件速度慢、实时性差、专用硬件开发周期长、灵活性差等缺陷,开发完成了基于FPGA的高帧频图像硬件实时处理系统。该系统采用投票表决算法,压缩了存储和处理的数据量,充分发挥FPGA器件的并行特性,使图像采集与图像处理并行完成,提高了图像处理速度。系统已成功应用于高速轨道检测车的钢轨断面图像实时动态处理和分析。     

FPGA平台实现基于遗传算法的图像识别的研究

利用模板匹配方法,采用基于遗传算法的图像识别技术,完成了对图像目标识别的算法验证。在此基础上进行了基于该算法的图像识别系统的FPGA实现,并在相关验证平台进行了硬件仿真与时序分析。实验结果表明,所设计的图像识别电路具有较高的识别精度和较快的识别速度。     

基于ZYNQ的高清图像显示及检测系统设计

针对当前基于ARM和DSP的嵌入式图像处理系统前端采集速度慢和图像处理算法不易加速的缺点,设计了一种基于HDMI接口的全高清(分辨率1920×1080)实时视频采集与图像处理系统;采用500万像素级别CMOS摄像头作为前端数据源,主芯片内部采用ARM+FPGA的异构架构,兼备FPGA的并行处理能力与ARM处理器任务调度功能;基于AXI协议设计了自定义数据存储传输的IP核,实现了处理速度与带宽最大化;利用HLS工具将图像预处理算法快速打包生成IP核,在FPGA中实现图像算法的硬件加速,完成图像处理系统平台原型机的设计;与传统的PC机和相机的机器视觉平台相比,该系统运行平均耗时在10 ms以内,实时检测效果令人满意,有效解决了低功耗与高数据带宽和处理速度之间的矛盾,为后端结果分析和边缘加速提供了良好支持。     

基于改进最近邻法的人脸识别系统研究

为了节省考前考生信息核对的时间和提高其准确性,提出一种基于FPGA和DM6437框架的智能人脸识别系统。FPGA和DM6437组成了系统的硬件平台并负责图像的采集、预处理和图像识别算法的实现,人脸识别过程由肤色检测和改进最近邻法来完成。通过系统的硬件平台支持和人脸识别算法的植入,可以快速地分割出视频中人脸图像,并识别图像中人物身份。该系统具有高性能和高可靠性的特点,可以应用在各种类型的考场上。     

改进中值滤波方法的图像预处理技术

图像实时处理系统日益发展,这无疑对FPGA的广泛应用提供了良好的平台。针对在某些领域传统的中值滤波算法无法快速有效的对采集到的图像进行处理,采用改进中值滤波利用FPGA运行速度快、内部程序并行运行等优点,设计出具有高实时性、高灵活性的图像预处理系统。通过中值滤波算法特点运用Verilog硬件描述语言进行代码编写,并在Quartus II、Modelsim进行实现仿真,最后与MATLAB中值滤波仿真图及多级中值滤波进行对比,得出利用FPGA处理改进中值滤波不但能够顺利对图像进行中值滤波,而且具有运算速度快、低能耗的特点。