基于平面GaAs肖特基二极管的220 GHz倍频器

设计和制造了一种高效高功率的220 GHz倍频器,倍频器的有源器件是一只反向串联二极管芯片,它是由四个平面GaAs肖特基二极管通过线性阵列方式集成到一块芯片上。使用ADS和HFSS软件相结合的方法对220GHz倍频器的进行了仿真优化,首先利用HFSS三维电磁仿真准确建立二极管和波导的结构模型,再利用ADS线性和非线性谐波电路仿真来优化倍频电路的性能。在210~230 GHz的频带范围内,220 GHz倍频器在20 mW固定功率输入条件下测试,功率输出大于0.5 mW;在100 mW固定功率注入时,整个20 GHz频带范围内功率输出大于2.1 mW,在214 GHz处输出峰值功率5 mW,效率为5%。反向串联二极管单片上的二极管采用的是并联布局放置方式,这种方式将二极管产生的热量从二极管直接传导到波导腔体的金属导体壁上,利于散热。220 GHz倍频器的研制成功,证明了国产平面封装GaAs肖特基二极管的毫米波频段的应用能力,其研制方法对将来更高频率的电路设计具有借鉴意义。     

基于商用肖特基二极管的190 GHz二倍频器设计

提出一种对商用肖特基二极管进行准确建模的方法。二极管的主要外形尺寸通过光学显微镜下测量得到。厂家所提供的零偏置结电容（C_j0）以及等效串联电阻（R_s）一般是在低频（兆赫兹量级）、小信号下测量所得,在太赫兹频段大信号驱动下,二极管的C_j0及R_s都会不同。通过计算、仿真及测试对这两个参数进行修正,使得测试结果与仿真结果吻合较好。基于建立的二极管模型设计了一款190 GHz二倍频器。测试结果表明,在17 dBm驱动功率下,倍频器在177~190 GHz范围内倍频效率大于10%,峰值倍频效率为14%。在可获得的最大驱动功率下,倍频器的最大输出功率为10.3 dBm。     

220GHz 平衡式二倍频器设计

本文介绍一种基于平面肖特基势垒二极管的220GHz 平衡式二倍频器设计。通过输入、输出信号的电磁场模式变化实现平衡结构,并控制偏置电压和输入功率使二极管工作于变容模式。采用HFSS 和ADS 联合仿真获得最佳二极管嵌入电路,输入功率为50mW 时得到最佳变频效率为21%,在212GHz 至235GHz 范围内变频损耗优于8dB。     

基于平面GaAs肖特基二极管的220 GHz倍频器北大核心CSCD

设计和制造了一种高效高功率的220GHz倍频器,倍频器的有源器件是一只反向串联二极管芯片,它是由四个平面GaAs肖特基二极管通过线性阵列方式集成到一块芯片上。使用ADS和HFSS软件相结合的方法对220GHz倍频器的进行了仿真优化,首先利用HFSS三维电磁仿真准确建立二极管和波导的结构模型,再利用ADS线性和非线性谐波电路仿真来优化倍频电路的性能。在210～230GHz的频带范围内,220GHz倍频器在20mW固定功率输入条件下测试,功率输出大于0．5mw;在100mw固定功率注入时,整个20GHz频带范围内功率输出大于2．1mW,在214GHz处输出峰值功率5mW,效率为5％。反向串联二极管单片上的二极管采用的是并联布局放置方式,这种方式将二极管产生的热量从二极管直接传导到波导腔体的金属导体壁上,利于散热。220GHz倍频器的研制成功,证明了国产平面封装GaAs肖特基二极管的毫米波频段的应用能力,其研制方法对将来更高频率的电路设计具有借鉴意义。     

高效170 GHz平衡式肖特基二极管倍频器

太赫兹源的输出功率是限制太赫兹技术远距离应用的重要参数。为了实现高效的太赫兹倍频器,基于高频特性下肖特基二极管的有源区电气模型建模方法,利用指标参数不同的两种肖特基二极管,研制出了两种170 GHz平衡式倍频器。所采用的肖特基二极管有源结区模型完善地考虑了二极管IV特性,载流子饱和速率限制,直流串联电阻以及趋肤效应等特性。通过对两种倍频器仿真结果进行对比,完备地分析了二极管主要指标参数对倍频器性能的影响。最后测试结果显示两种平衡式170 GHz倍频器在155~178 GHz工作带宽内的最高倍频效率分别大于11%和24%,最高输出功率分别大于15 mW和25 mW。从仿真和测试结果表示,采用的肖特基二极管建模方法和平衡式倍频器结构适用于研制高效的太赫兹倍频器。     

基于肖特基阻性二极管的140 GHz二倍频器

介绍了一种基于肖特基阻性Z-极管的140GHzZ-倍频器,该倍频器采用矩形波导内嵌石英基片微带电路,通过四肖特基结正向并联结构提高驱动功率承受能力。倍频设计中应用了自建精确二极管三维电磁模型、宽带电磁耦合结构和宽带阻抗匹配结构,以提高仿真结果和实际器件的吻合度。测试结果表明：在频率为65GHz一75GHz,功率为20dBm的驱动信号激励下,二倍频器输出频率为130GHz～150GHz,输出功率为3．3dBm～8．0dBm,倍频损耗为11．7dB～16．3dB。在23dBm-24dBm的最大驱动功率激励下,倍频器最大输出功率达11．2dBm／136GHz,基本达到了成像雷达的应用性能指标。     

基于肖特基势垒二极管三维电磁模型的220GHz三倍频器

采用阻性肖特基势垒二极管UMS DBES105a设计了一个太赫兹三倍频器.为了提高功率容量和倍频效率,该倍频器采用反向并联二极管对结构实现平衡式倍频.根据S参数测试曲线建立了该二极管的等效电路模型并提取了模型参数.由于在太赫兹频段二极管的封装影响到电路的场分布,将传统的二极管SPICE参数直接应用于太赫兹频段的电路设计存在一定缺陷,因此还建立了二极管的三维电磁模型.基于该模型研制出的220 GHz三倍频器最大输出功率为1.7 mW,最小倍频损耗为17.5 dB,在223.5 GHz~237 GHz输出频率范围内,倍频损耗小于22 dB.     

基于倒扣技术的190~225 GHz肖特基二极管高效率二倍频器

基于分立式GaAs肖特基势垒二极管,研制出了190～225 GHz高效率二倍频器.50 μm厚石英电路利用倒扣技术,实现二极管的良好散热、可靠的射频信号及直流地.通过数值分析方法,二极管非线性结采用集总端口模拟,提取二极管的嵌入阻抗,以设计阻抗匹配电路.在202 GHz,测得最高倍频效率为9.6％,当输入驱动功率为85.5 mW时,其输出功率为8.25 mW;在190～225 GHz,测得倍频效率典型值为7.5％;该二倍频器工作频带宽、效率响应曲线平坦,性能达到了国外文献报道的水平.     

基于肖特基二极管的太赫兹二倍频器设计

固态倍频器是太赫兹源应用中的关键器件,如何利用非线性器件提高太赫兹倍频器件的效率是设计太赫兹固态电路的关键。本文介绍了利用肖特基二极管非线性特性设计固态太赫兹二倍频器的2种方法,即采用直接阻抗匹配和传输模式匹配设计了2种不同拓扑结构的170 GHz二倍频器,针对设计的结构模型,分别进行三维有限元电磁仿真和非线性谐波平衡仿真。仿真结果表明,在17 dBm输入功率的驱动下,倍频器在160 GHz~180 GHz输出频率范围内,倍频效率在15%左右,输出功率大于7 mW。最后对2种方法设计的倍频器结构进行了简单对比和分析,为今后太赫兹倍频研究和设计提供仿真方法。     

基于平面肖特基二极管的75～110 GHz宽带三倍频器芯片

基于GaAs平面肖特基二极管工艺,采用反向并联二极管对的平衡结构,实现了W波段宽带三倍频器芯片。采用有限元法和等效电路法联合的方式,建立10~280 GHz频率范围的平面肖特基二极管的精确等效电路模型。采用非线性谐波平衡联合仿真方法,实现了W波段倍频器的最优化设计。在片测试结果表明,在17 dBm的驱动功率下,倍频损耗小于15 dB,最大倍频效率6.7%,芯片尺寸0.80 mm×0.65 mm ×0.05 mm。     

（英）基于肖特基平面二极管的150 GHz和180 GHz固定调节式倍频源

利用GaAs肖特基平面二极管,基于石英薄膜电路工艺,采用场和路相结合的综合分析方法,研制出了两个不同频率带宽的倍频器.在场软件中,二极管非线性结采用集总端口模拟,以提取二极管的嵌入阻抗,设计二倍频器的无源匹配电路,优化倍频的整体电路性能,提取相应的S参数文件,分析倍频器的效率.150 GHz二倍频器在149.2 GHz测得最高倍频效率7.5％,在147.4～152 GHz效率典型值为6.0％;180 GHz二倍频器在170 GHz测得最高倍频效率14.8％,在150 ～ 200 GHz效率典型值为8.0％.     

A High Power 320-356GHz Frequency Multipliers with Schottky Diodes

A 320-356GHz fixed-tuned frequency doubler is realized with discrete Schottky diodes mounted on 50μm thick quartz substrate.Influence of circuit channel width and thermal dissipation of the diode junctions are discussed for high multiplying effficiency.The doubler circuit is flip-chip mounted on gold electroplated oxygenfree copper film for grounding of RF and DC signals,and better thermal transportation.The whole multiplying circuit is optimized and established in Computer simulation technology (CST) suite.The highest measured multiplying efficiency is 8.0％ and its output power is 5.4mW at 328GHz.The measured typical output power is 4.0mW in 320-356GHz.     

连续波输出功率111.27 mW的G波段四端口平衡式倍频器

利用新颖的四端口平衡式二倍频原型,开发了215～230 GHz 频段的肖特基变容管倍频器,并具备更加优秀的变频效率和功率容量.同时,所提出的倍频架构能够实现奇次谐波和四次谐波的本征抑制,并且其中采用的二极管管结数量相对于传统平衡倍频结构提升了两倍.因此,这种四端口倍频电路可以实现更好的转换效率和双倍的功率处理能力.在室温下,当输入功率为196～340 mW 时,该倍频器具有约39.5%的峰值转换效率(@218 GHz),即使在较高的频率下,该倍频器也被证明是高功率太赫兹波信号产生的理想解决方案.     

基于石英基片的W波段高输出功率肖特基二极管倍频器

W-band quartz based high output power fix-tuned doublers are analyzed and designed with planar Schot- tky diodes. Full-wave analysis is carried out to find diode embedding impedances with a lumped port to model the nonlinear junction. Passive networks of the circuit, such as the low pass filter, the E-plane waveguide to strip transitions, input and output matching networks, and passive diode parts are analyzed by using electromagnetic simulators, and the different parts are then combined and optimized together. The exported S-parameters of the doubler circuit are used for multiply efficiency analysis. The highest measured output power is 29.5 mW at 80 GHz and higher than 15 mW in 76-94 GHz. The highest measured efficiency is 11.5% at 92.5 GHz, and the typical value is 6.0% in 70-100 GHz.     

基于平面肖特基二极管的平衡式亚毫米波倍频器芯片

基于标准的平面肖特基二极管单片工艺设计了一款平衡式亚毫米波倍频单片集成电路.依据二极管实际结构进行电磁建模,提取了器件寄生参数,并与实测的器件本征参数相结合获得了二极管非线性模型;依据该模型,采用平衡式拓扑结构以实现良好的基波抑制,设计了三线耦合巴伦电桥,并与肖特基二极管集成在同一芯片上,实现了单片集成,提高了设计准确...     

一种螺旋巴伦结构的毫米波二倍频器MMIC设计

基于GaAs肖特基二极管工艺,研制了一款无源毫米波二倍频器单片微波集成电路(MMIC).该电路的拓扑结构包含并联二极管对,输入巴伦和输入、输出匹配电路,其中输入巴伦为螺旋型Marchand巴伦,使电路输入输出端具有奇偶次谐波相互隔离的特点,不仅抑制了输出奇次谐波,而且增加了线间的耦合,显著减小了芯片的面积.在设计软件对电路进行仿真优化的基础上,经过实际流片并对芯片进行了测试,实现了输入功率为15 dBm时,输出频率在44～60 GHz处,输出功率大于-1 dBm,变频损耗小于16 dB,对基波和各次谐波抑制度大于30 dBc的技术指标.芯片实际尺寸为1.45 mm×1.1 mm.