共查询到20条相似文献,搜索用时 62 毫秒
1.
2.
3.
4.
基于FPGA的高效数字下变频设计 总被引:1,自引:0,他引:1
介绍了一种高效数字下变频的实现方法,重点介绍采用坐标转换数字计算机(CORDIC)在实现NCO的同时也完成了混频器功能。改进了滤波器组结构,在减少资源消耗的同时,实现了数字下变频功能。通过ISE和Modelsim仿真实验证明,该方案正确,且有效节省硬件资源,在短波电台的应用中取得了较好的效果。 相似文献
5.
提出一种基CORDIC算法的数字下变频实现方法。首先介绍了CORDIC算法的基本原理,然后讨论了数字下变频中本地数字压控振荡器的CORDIC算法实现。由于采用算法到结构的映射思想,使得该算法能成功地用FPGA来实现,并得到了实践验证。 相似文献
6.
研究设计了一种可用于中国地面数字电视广播传输标准DMB-TH的高速数字中频接收机,并给出了主要功能模块的设计方法,最后得到了令人满意的结果。 相似文献
7.
8.
9.
介绍了一种利用FPGA芯片设计高速数字上变频器的方法。该方法采用一种新的多相插值滤波器结构,利用Xilinx FPGA中的硬核资源DSP48,极大地提高了系统的性能;采用一种并行结构的数字控制振荡器,可产生高数据速率的上变频本振信号。与传统方案相比,利用该方法设计的数字上变频器具有更好的性能和更大的实现灵活性,其输出数字中频信号的数据率可达1 GS/s。另外,利用FPGA芯片的可编程性,可根据需要下载不同的程序代码,以满足不同通信功能的要求。 相似文献
10.
在扩频通信系统的实现中,数字下变频起着重要的作用.首先介绍了数字下变频的组成结构.然后详细分析了数字下变频各功能模块的工作原理,通过Simulink对数字下变频各部分的性能进行了仿真.在仿真的基础上使用Insight公司的 FPGA 开发系统,用测试电路实测了数字下变频的性能. 相似文献
11.
12.
基于FPGA的宽带数字信道化接收机的设计 总被引:1,自引:1,他引:1
提出一种基于多相滤波器组的宽带数字信道化接收机的实现结构和设计方法,该方法可以满足侦察接收机宽频段覆盖、高灵敏度、高截获概率和实时处理能力,较好地解决高速A/D芯片与低速信号处理器之间的矛盾.用基于CORDIC算法和一阶相位差分算法进行瞬时测频.对系统中的每个功能模块进行了基于FPGA的设计与实现,从signaltab中验证了该方法的正确性. 相似文献
13.
下变频后的高速基带信号必须经过抽取后才能减轻后续基带处理的负担。多级抽取滤波有利于滤波器的实现。梳状滤波器用作多级抽取的首级,半带滤波器可以实现2倍的抽取,剩余的抽取滤波器用升幅FIR实现。针对各级滤波器系数的特点,在滤波器的硬件实现上采用了一系列简化方法。计算机仿真结果表明,用FPGA实现高速抽取系统是十分灵活有效的。 相似文献
14.
15.
系统阐述了宽带数字接收机的设计原理及实现方法,并在其基础上重点介绍了数字信道化技术。对多项关键技术进行了论述,并给出了相应的公式推导和原理框图,在电子战(EW)领域的数字接收机工程设计中,具有很高的应用价值。 相似文献
16.
针对传统CRODIC算法存在的角度扩展、迭代复杂度等问题,在旋转模式下提出一种改进型CORDIC算法。对于旋转角度范围的扩展,采取将向量限制在第一和第四象限,旋转最后再根据输入向量符号判断旋转角度值;对于迭代复杂度,采用跳跃旋转方式来减少迭代次数。最后在Quartus软件上实现了该改进算法,并且将改进后的CORDIC算法应用于数字预失真技术,在FPGA上设计实现。仿真与实验结果表明:与传统的CORDIC算法相比,改进算法减少了硬件的开销,运算速度和精度都有很大改进,能够快速提取预失真参数,显著提高功率放大器的线性度。 相似文献
17.
18.
基于改进混合式CORDIC算法的 直接数字频率合成器设计 总被引:6,自引:1,他引:5
提出一种新的面积优化的直接数字频率合成器设计方案.采用改进混合式CORDIC算法,通过削减旋转相位判断电路和乘法单元,改进和调整相位旋转误差,并利用简单的移位和加/减电路完成复杂的幅度修正,降低了电路复杂度,缩减了电路规模.结构上采用流水线式多级循环迭代技术,实现移位和加/减电路的高度复用.实验结果表明本方法输出频谱杂散小于-70dB,并在运算速度和资源利用率上具有一定的优势.该设计已成功用于宽带网络SoC芯片的频率调制模块. 相似文献
19.