一种CMOS欠压保护电路的设计

本文设计了一种CMOS工艺下的欠压保护电路,首先分析了电路的工作原理,而后给出了各MOS管的参数计算,并给出pspice仿真的结果.此电路结构简单,工艺实现容易,可用于高压和功率集成电路中的电源保护.     

一种基于CMOS工艺的欠压保护电路

提出了一种基于标准CMOS工艺的欠压保护电路,能提供高精度的阈值电压和低温度漂移的上升阈值。在标准CMOS工艺中,利用横向PNP中VBE的负温特性与热电压VT的正温特性进行相互补偿,实现低的温度漂移特性。同时,欠压保护电路的阈值主要由电阻之间的比例决定,能获得高精度、高集中度的阈值电压,达到量产要求。     

一种BiCMOS欠压保护电路的设计

基于0.6μm BiCMOS工艺,设计实现了一种欠压保护电路.该电路结构简单,避免使用电压基准和比较器等辅助模块,工艺实现容易,可用于功率集成电路或单片集成电源.仿真结果表明,该电路能在欠压时输出逻辑信号,且有迟滞功能.     

基于０.２５μｍＢＣＤ工艺的一种新型低温漂欠压保护电路

本文提出了一种结构简单并且具有低温度敏感性的新型欠压保护电路。该电路避免了传统欠压保护电路的基准电压产生模块和比较器模块,利用带隙基准结构和高阶温度补偿的方法减小阈值电压和迟滞电压随温度的变化量,提高了UVLO电路的独立性和可靠性。基于 0.25um BCD 工艺设计实现的新型欠压保护电路芯片面积为0.04mm2,功耗为0.14mW。在温度为25时,新型欠压保护电路的上升阈值8.625V,下降阈值8.145V,迟滞量为0.48V,能够满足电源管理芯片的应用要求。在-40~125温度变化范围内,该电路的阈值电压和迟滞电压的最大变化量分别为53 mV和 50 mV,具有低温度漂移特性。     

一种可用于浮动电源的高精度欠压锁定电路

提出了一种新型的欠压锁定电路。该电路结构简单,可用于浮动电源轨,具有精确的迟滞特性,占用面积小,且与CMOS工艺完全兼容。采用0.6μm 16VCDMOS工艺进行仿真、流片验证。Hspice仿真结果表明,其锁定阈值精度高、功耗低。芯片测试结果表明,该电路可用于浮动电源,所测得的欠压锁定阈值与设计值相吻合。     

一款无电压比较器的欠压保护电路

基于双极型晶体管的伏安特性,设计了一款可独立工作的欠压保护电路。该电路工作无需依赖外部模块提供的基准电压和偏置电流,有效的增强了模块保护能力和可靠性。使用华润上华CSMC 0.5um CMOS工艺完成了电路以及版图设计;对电源电压在3.9至4.3V之间仿真,结果表明电路保护功能正常,并具有90mV(可调)的迟滞功能,可有效防止电源电压不稳定引起的输出信号异常跳动。     

一种新型欠压锁定电路的设计

针对电源控制芯片中常需用到的欠压锁定功能,提出一种新的欠压锁定电路的设计,采用高稳定基准电压源作为比较基准,成功综合了单门限比较器和迟滞比较器的优点,并改善了逻辑电路的设计,成功实现了电路的预定功能.SPECTRES模拟仿真的结果表明所设计的UVLO电路具有启动电流小、响应速度快,温度漂移小等特点.     

一种过压欠压及延时保护电路的设计

在用电设备使用中,会加入相应的保护电路,以保证用电设备在正常的供电状态下使用。当供电线路出现过(欠)压时,如有保护电路进行有效保护,就能确保用电设备安全正常运行。     

一种具有省电模式CMOS振荡器电路

提出了一种适用于电源转换芯片的具有省电模式的CMOS振荡器电路,其特有的变频模式和间歇模式可以有效降低整个电源系统在轻载与空载时的功率损失,使得整个系统能随负载的变轻而线性降低开关频率,并在空载状态下进入间歇模式。基于SinoMOS1μm40V CMOS工艺,仿真和流片结果证明了该振荡器电路能够为电源转换系统芯片降低功耗提供所需要的功能,即根据负载情况自动调整PWM开关频率。     

一种基于新的优化结构和动态电路技术CMOS双模预分频器

提出了一种应用新的电路结构和动态电路技术的双模预分频器,它已用0.25μm CMOS数字工艺实现.新的优化结构减少了电路的传输延迟,提高了电路速度.基于这种优化结构和动态电路技术,提出了改进的D型触发器.为了验证其功能,制作了一个试验型芯片.经测试,该分频器在可以工作于GHz频率范围;在电源电压为2.5V,输入频率为2.5GHz时,其功耗仅为35mW(包括三个功耗很大的输出缓冲器的功耗).由于其具有良好的性能,该分频器可应用于许多射频系统中.     

一种抗热载流子退化效应的新型CMOS电路结构

本文在分析MOSFET衬底电流原理的基础上,提出了一种新型抗热载流子退化效应的CMOS数字电路结构.即通过在受热载流子退化效应较严重的NMOSFET漏极串联一肖特基二级管,来减小其所受电应力.经SPICE及电路可靠性模拟软件BERT2.0对倒相器的模拟结果表明:该结构使衬底电流降低约50%,器件的热载流子退化效应明显改善而不会增加电路延迟;且该电路结构中肖特基二级管可在NMOSFET漏极直接制作肖特基金半接触来方便地实现,工艺简明可行又无须增加芯片面积.     

一种新型的高性能CMOS电流比较器电路

分析了目前几种高性能连续时间 CMOS电流比较器的优缺点 ,提出了一种新型 CMOS电流比较器电路 .它包含一组具有负反馈电阻的 CMOS互补放大器、两组电阻负载放大器和两组 CMOS反相器 .由于 CMOS互补放大器的负反馈电阻降低了它的输入、输出阻抗 ,从而使电压的变化幅度减小 ,所以该电流比较器具有较短的瞬态响应时间和较快的速度 .电阻负载放大器的使用减小了电路的功耗 .利用 1.2 μm CMOS工艺 HSPICE模型参数对该电流比较器的性能进行了模拟 ,结果表明该电路的瞬态响应时间达到目前最快的 CMOS电流比较器的水平 ,而功耗则低于这些比较器 ,具有最大的速     

一种新颖的1.5 V CMOS 4FSK解调电路

为了减小 4进制频移键控信号 ( 4FSK )解调电路的复杂性 ,提高解调输出的准确性 ,文中提出了一种可以在 1.5V下工作 ,标准 CMOS工艺实现的 4 FSK解调电路。该解调电路采用一个基准电压 ,利用绝对值比较的特性解调出 4 FSK频移键控数字信号     

一种新型的高性能CMOS电流比较器电路

分析了目前几种高性能连续时间CMOS电流比较器的优缺点,提出了一种新型CMOS电流比较器电路．它包含一组具有负反馈电阻的CMOS互补放大器、两组电阻负载放大器和两组CMOS反相器．由于CMOS互补放大器的负反馈电阻降低了它的输入、输出阻抗,从而使电压的变化幅度减小,所以该电流比较器具有较短的瞬态响应时间和较快的速度．电阻负载放大器的使用减小了电路的功耗．利用1.2μm CMOS工艺HSPICE模型参数对该电流比较器的性能进行了模拟,结果表明该电路的瞬态响应时间达到目前最快的CMOS电流比较器的水平,而功耗则低于这些比较器,具有最大的速度/功耗比．此外,该CMOS电流比较器结构简单,性能受工艺偏差的影响小,适合应用于高速/低功耗电流型集成电路中．     

一种新型的具有简易APFC的SPIC电路

提出了一种新型的具有简易APFC的单片SPIC电路.通过采用集成在SPIC内部的延迟电路,使有APFC电路的总线电压由600V下降为400V.在电路中,采用长沟道的NMOS管来代替大电阻以节省版图面积.在保证所需的功率因数的情况下,总线电压的下降可以直接导致功率开关器件的比导通电阻下降,减小功率器件的损耗,提高电路的效率.同时,总线电压下降,也使电路成本降低.此外,还同时设计了相应的高压过压保护电路.理论分析与模拟结果都证明该设计是正确的和有效的.     

一种新型的具有简易APFC的SPIC电路

提出了一种新型的具有简易APFC的单片SPIC电路.通过采用集成在SPIC内部的延迟电路,使有APFC电路的总线电压由600V下降为400V.在电路中,采用长沟道的NMOS管来代替大电阻以节省版图面积.在保证所需的功率因数的情况下,总线电压的下降可以直接导致功率开关器件的比导通电阻下降,减小功率器件的损耗,提高电路的效率.同时,总线电压下降,也使电路成本降低.此外,还同时设计了相应的高压过压保护电路.理论分析与模拟结果都证明该设计是正确的和有效的.