一种粒子探测器的CMOS读出电路设计

提出了新型的应用于粒子探测器CMOS读出电路中的电荷灵敏放大器和CR-(RC)n半高斯整形器的结构.电荷灵敏放大器采用多晶硅电阻做反馈来减小噪声,仿真发现与传统结构相比,在探测器电容高达150pF时,输入等效噪声电荷数由5036个电子减小到2381个,代价是输出摆幅减小了0.5V.在整形器中,MOS管电阻与多晶硅电阻串联,通过调节MOS管的栅压来改变阻值,以补偿工艺的偏差,在不明显降低线性度的情况下保证了时间常数能够比较精确控制.     

一种粒子探测器的CMOS读出电路设计

提出了新型的应用于粒子探测器CMOS读出电路中的电荷灵敏放大器和CR-(RC)n半高斯整形器的结构.电荷灵敏放大器采用多晶硅电阻做反馈来减小噪声,仿真发现与传统结构相比,在探测器电容高达150pF时,输入等效噪声电荷数由5036个电子减小到2381个,代价是输出摆幅减小了0.5V.在整形器中,MOS管电阻与多晶硅电阻串联,通过调节MOS管的栅压来改变阻值,以补偿工艺的偏差,在不明显降低线性度的情况下保证了时间常数能够比较精确控制.     

CZT探测器低噪声读出电路设计

采用TSMC 0.35 μm CMOS工艺,设计了CZT探测器低噪声读出电路链和一款多通道能量读出ASIC,该电路将应用于8×8 CZT像素探测器的能量读出.给出了系统框图及低噪声能量读出电路链,分析了低噪声技术策略.实验结果表明,能量分辨范围为20 keV～4 MeV,等效噪声电荷(ENC)小于150个电子,电荷转电压增益为9.2 V/pC,非线性度小于3％,多通道串扰小于10个电子,满足设计需求.     

CdZnTe单元探测器信号模拟及仿真

介绍了CdZnTe单元平面型射线探测器工作原理和模型,并对其输出的电流脉冲信号进行了理论计算和分析,结果表明输出电流信号约为1 nA/kev、脉冲上升时间为几十纳秒.讨论了在CdZnTe探测器前放电路设计过程中,采用PSpice软件进行模拟和仿真时,信号源选择采用电流源和电压源的参数计算方法.     

一种实用模拟温度控制电路设计

介绍了一种实用的模拟温度控制电路设计。该电路主要由运算放大器、单结晶体管及可控硅器件组成,通过比例积分、电压比较及移相触发等电路实现对电源输出功率大小进行控制,从而达到控制加热装置功率的目的。该电路温控精度较高、工作状态稳定可靠、实用性较强,可应用于工业温度控制场所。     

粒子探测器读出电路漏电流自适应补偿结构

在深亚微米工艺下,用于粒子探测器信号读出的电荷灵敏放大器(CSA)存在栅极漏电流,这不仅会增加噪声,还会影响CSA输出端的直流工作电压。对以反馈电流镜为基础的CSA输入漏电流补偿电路进行改进。采用基于电流匹配的自适应电流偏置方式,该CSA能够自适应调节漏电流,补偿反馈管的偏置电流。将工作点锁定在预设值,使CSA输出端直流电压仅由片外设定值决定,不受漏电流的影响。该方法解决了外部调节带来的不便和调节过于灵敏的问题。     

用于Si-PIN探测器的小尺寸电荷灵敏前置放大器的设计

设计了一种用于Si-PIN探测器的小尺寸电荷灵敏前置放大器,该放大器采用低噪声、高带宽、双通道运放芯片AD8066,简化了电路结构,减小了空间体积,实现了电荷灵敏前放与成形电路的一体化设计。经过测试发现,在室温环境下,该放大器能有效对²⁴¹Am源和¹³⁷Cs源γ射线进行探测,其测量电子学等效输入噪声约为0.15 fC,成形时间约为2.5 s,在0.5～100 fC的动态输入电荷范围内,放大增益达24 V/pC,且稳定性良好。此外,该放大器的时间响应速度达10 ns,可应用于高计数率辐射环境下的γ射线探测。     

一种射频前端宽带复数滤波器电路的设计

采用0.18 μm CMOS工艺,设计实现了一款7阶OTA-C复数滤波器电路.该电路适合应用于低中频结构的卫星导航射频前端芯片.滤波器的带宽设计为25 MHz,中心频率为15.4 MHz,镜像抑制大于30 dB.设计中,采用基于VCO锁相环结构的片上频率修正电路.滤波器消耗的总电流为4 mA,工作电压1.8 V.     

一种用于便携式音频设备的410uW，70dB高性能模拟前端电路

本文提出一种工作在1V电源电压下,总功耗410uW的用于便携式音频设备的模拟前端电路。该模拟前端电路主要包括一个最大增益为30dB的可编程增益放大器和一个2阶3bit Sigma-Delta调制器。可编程增益放大器为单端输入,由片上共模偏置电路提供共模输入,具有良好的噪声性能。Sigma-Delta调制器采用数据加权平均技术降低了反馈环路中数模转换器的非线性。模拟前端电路采用SMIC 0.13μm 1P8M CMOS工艺实现,测试结果表明,在1V供电电压下,输出峰峰值幅度为200mV,信号带宽在100Hz至20KHz之间时,最大信噪比为70dB,整体功耗为410uW。     

用于CdZnTe探测器的低噪声前端读出电路

设计并实现了一种应用于多通道CdZnTe探测器的低噪声前端读出专用电路,并对其性能进行了测试与评估。每个读出通道由电荷灵敏放大器、漏电流补偿电路、零极相消电路、CR-(RC)⁴整形器、输出缓冲器以及反相放大器组成。芯片采用TSMC 0.35 μm CMOS工艺实现,尺寸为2.6 mm×2.2 mm。测试结果表明,读出通道的能量分辨范围为5~375 keV,每通道功耗小于3.5 mW,最小等效噪声电荷仅为49.6e－。将EV公司的CdZnTe探测器与该前端读出电路芯片相连,组成辐射检测系统,并使用²⁴¹Am源进行能谱分析,所得能谱主峰的能量分辨率仅为5.2%。     

A 14-bit 40-MHz analog front end for CCD application

A 14-bit, 40-MHz analog front end (AFE) for CCD scanners is analyzed and designed. The proposed system incorporates a digitally controlled wideband variable gain amplifier (VGA) with nearly 42 dB gain range, a correlated double sampler (CDS) with programmable gain functionality, a 14-bit analog-to-digital converter and a programmable timing core. To achieve the maximum dynamic range, the VGA proposed here can linearly amplify the input signal in a gain range from -1.08 to 41.06 dB in 6.02 dB step with a constant bandwidth. A novel CDS takes image information out of noise, and further amplifies the signal accurately in a gain range from 0 to 18 dB in 0.035 dB step. A 14-bit ADC is adopted to quantify the analog signal with optimization in power and linearity. An internal timing core can provide flexible timing for CCD arrays, CDS and ADC. The proposed AFE was fabricated in SMIC 0.18 μm CMOS process. The whole circuit occupied an active area of 2.8×4.8 mm² and consumed 360 mW. When the frequency of input signal is 6.069 MHz, and the sampling frequency is 40 MHz, the signal to noise and distortion (SNDR) is 70.3 dB, the effective number of bits is 11.39 bit.     

应用于低功耗模拟前端的可变增益放大器

为实现模拟前端电路的低功耗增益控制,提出了一种基于控制信号频宽比的可变增益放大器(variable gain amplifier,VGA),该电路以超再生为基础,能够对增益实施精细控制。与传统的大多数可变增益放大器不同的是,提出的VGA电路在数字控制和放大器之间的接口并没有使用任何的直流/交流转换器。最终实现的VGA集成电路使用了0.18 μm CMOS技术进行设计,旨在实现低功率消耗。仿真和测试结果均表明,本文提出的放大器在900 mV的线性范围内最大增益为45dB, 总谐波失真为0.5% ,功耗为6.4 ,相比传统的可变增益放大器,表现出更大的增益范围和较低的功耗。     

一种带12位3.2 MS/s 逐次逼近型模数转换器的电源线通信模拟前端电路

This paper presents an analog front end for a power line communication system,including a 12-bit3.2-MS/s energy-efficient successive approximation register analog-to-digital converter,a positive feedback programmable gain amplifier,a 9.8 ppm/°C bandgap reference and on-chip low-output voltage regulators.A two segment capacitive array structure(6 MSB 5 LSB) composed by split capacitors is designed for the SAR core to save area cost and release reference voltage accuracy requirements.Implemented in the GSMC 0.13 m 1.5 V/12 V dual-gate 4P6 M e-flash process,the analog front end occupies an area of 0.457 mm2 and consumes power of18.8 m W,in which 1.1 m W cost by the SAR ADC.Measured at 500 k Hz input,the spurious-free dynamic range and signal-to-noise plus distortion ratio of the ADC are 71.57 d B and 60.60 d B respectively,achieving a figure of merit of 350 f J/conversion-step.     

97dB动态范围、带温度补偿的MEMS电容传感器读出电路

This paper presents a charge-sensitive-amplifier(CSA)based readout circuit for capacitive microelectro-mechanical-system(MEMS)sensors.A continuous-time(CT)readout structure using the chopper technique is adopted to cancel the low frequency noise and improve the resolution of the readout circuits.An operational trans-conductance amplifier(OTA)structure with an auxiliary common-mode-feedback-OTA is proposed in the fully differential CSA to suppress the chopper modulation induced disturbance at the OTA input terminal.An analog temperature compensation method is proposed,which adjusts the chopper signal amplitude with temperature variation to compensate the temperature drift of the CSA readout sensitivity.The chip is designed and implemented in a 0.35 m CMOS process and is 2.1 2.1 mm2in area.The measurement shows that the readout circuitachieves0.9aF/√Hz capacitive resolution,97dBd ynamic range in 100Hz signal bandwidth,and 0.8mV/fF sensitivity with a temperature drift of 35 ppm/℃ after optimized compensation.     

红外探测器的低噪声前置放大电路设计

在红外探测器的工程应用中,前置放大电路是影响整个探测系统性能的重要组成部分。本文从制冷型碲镉汞光导红外探测器的工作特性出发,设计了一种恒流偏置的低噪声前置放大电路。对电路的工作原理以及噪声性能进行分析,并进行了电路仿真验证以及低噪声的性能测试。实验结果表明,基于窄带滤波法设计的前置放大电路信噪比达到80 dB,具有60~120 dB的可调增益,可以有效抑制噪声并检测到10-8A量级的微变交流信号,在信号检测方面达到了良好的检测效果。     

用于DC-DC开关电源的模拟加法器设计

采用恒流源技术设计了1种适合于DC-DC开关电源的模拟加法器。基于CSMC 0.5 μm混合标准CMOS工艺对所设计电路进行了仿真验证。在3 V电源电压条件下,瞬态仿真结果显示模拟加法器输出VA为参考电压Vref与输入信号VA1的加权。当输入信号VA1从0~1.2 V变化时,模拟加法器的输出电压VA与VA1成线性关系,且VA与VA1的差值恒为一常数。当温度在0~110 ℃范围内变化时,模拟加法器的输出VA偏差仅为1.18 mV。仿真结果显示：该模拟加法器具有非常好的性能特性,适用于DC-DC开关电源。     

基于空间应用的红外探测器驱动电路设计

以空间应用为目的,提出基于国产1024×6长波红外探测器的驱动电路设计方案。该方案利用LDO和电压跟随器产生探测器需要的驱动电压。通过对该方案进行论证及在某型号空间相机中应用,证明该方案切实有效,能够较好的满足空间应用需求。     

高精度双路相敏放大器的设计

介绍一种将检测的输入正弦信号与基准正弦信号按一定关系进行相位比较,进而产生一直流电压信号。该信号送往控制系统进行相位校正,对其原理、结构设计及制作工艺过程进行了详细的叙述,实验结果表明它可工作在比较恶劣环境中。     

用于非制冷红外探测器片上存储器的低延迟灵敏放大器设计北大核心CSCD

针对非制冷红外探测器片上存储器的高速数据读出,设计了一种用于非制冷红外探测器片上存储器的低延迟灵敏放大器。随着非制冷红外探测器像素阵列的不断加大,对非制冷红外探测器片上存储器的要求也更高,需要一个更高速的存储器进行红外探测器内部数据存储。通过降低灵敏放大器延迟时间是提高数据传输速度的一种可靠方法。本文对传统交叉耦合结构灵敏放大器进行改进,与传统交叉耦合结构灵敏放大器相比,增加了完全互补型的第二级交叉放大电路,并采用NMOS组成的中间阶段进行两级运放的耦合。改进后的新型灵敏放大器能快速有效地放大位线上电压差,同时改善灵敏度低的问题。本论文设计的灵敏放大器采用TSMC 65 nm工艺,在工作电压为5 V、位线电压差为100 mV条件下,仿真结果表明:数据读出延迟仅为25.19 ps,与交叉耦合式灵敏放大器相比,读出延迟降低了37.07%。同时,在全工艺角仿真条件下,环境温度为-45—125℃,新型灵敏放大器延迟仿真最大值仅为39 ps,最小值为17.1 ps。     

用于检测调谐回路的鉴相器分析设计

鉴相器在调谐回路的检测中具有非常重要的作用。分析了二极管平衡鉴相器电路及其相应取样电路的工作原理。针对该电路的不足,提出了新的解决方案及元器件参数的设计方法。该方案以乘法器和低通滤波器为鉴相器的核心电路。实验结果表明,该方案能方便地调节取样信号的幅度,能精确地检测出失谐电路的失谐状态,并输出相应的电压信号。