共查询到10条相似文献,搜索用时 31 毫秒
1.
随着多级单元(Multi-Level Cell,MLC)闪存存储密度的增加,单元间干扰(Cell-to-Cell Interference,CCI)成为影响NAND闪存可靠性的主要噪声。在深入研究MLC闪存模型和CCI噪声模型的基础上,提出了一种MLC闪存的CCI噪声均衡化算法。该算法通过估计CCI干扰强度进而对感知MLC阈值电压进行补偿,可以更准确地读取MLC单元中存储的信息。仿真结果表明,在MLC闪存信道条件下,CCI噪声均衡化算法可以有效减少相邻状态的阈值电压交叉现象,有助于降低原始比特错误率,增强MLC闪存的可靠性。 相似文献
2.
面向多级单元(Multi-Level Cell,MLC)的LDPC码的最小和(Min-Sum,MS)译码算法译码性能取决于码字中每个比特对应的对数似然比(Log-Likelihood Ratio,LLR)的准确度,然而基于均匀感知策略的MLC电压读取方法需要提高感知精度才能获取精度高的LLR值,这将增加MLC闪存单元的读取时间. 针对这种情况,本文提出一种基于非均匀感知策略的MLC闪存MS译码算法,该算法对MLC闪存阈值电压的感知采用非均匀的感知策略. 在相同的感知精度下,相比于均匀感知策略,非均匀感知策略能够提高LLR的准确度,获得更低的原始比特错误率. 仿真结果表明,在MLC闪存信道条件下,该算法既可保证MLC闪存单元可靠性,而且保持较快的读取速度,从而实现了译码速度和译码性能间的良好折衷. 相似文献
3.
4.
5.
6.
为了提高比特翻转(BF)效率,提出一种基于平均幅度的低密度奇偶校验(LDPC)码加权梯度下降比特翻转译码算法。该方法首先以信息节点的平均幅度作为校验方程的可靠度,再用其对双极性校验子进行加权,从而构造出更加高效的比特翻转函数。在加性高斯白噪声(AWGN)信道下,误比特率(BER)为10-5时进行仿真实验,相比传统的梯度下降和基于可靠度比率的加权梯度下降比特翻转算法,所提出的算法可分别获得0.08dB和0.29dB的增益;同时,平均迭代次数可分别降低72.6%和9.3%。实验结果表明,所提算法在获得一定编码增益的同时,平均迭代次数也有所降低,可见该算法在纠错性能、实现复杂度和时延之间达到了更好的平衡匹配,能适用于实时性要求较高的高速通信系统。 相似文献
7.
分析了BICM-ID系统在SaS脉冲噪声模型中的迭代译码算法,提出具有鲁棒性的Huber测度来计算各符号比特的软信息,使BICM-ID系统在SaS脉冲噪声模型中取得较好的性能.仿真结果证明,该方法有效地提高了系统的误码率性能. 相似文献
8.
传统的串行抵消比特翻转(SCF)译码算法仅用对数似然比(LLR)的绝对值去衡量信息比特译码结果的可靠情况,导致误块率(BLER)过高和翻转的尝试次数较多。提出一种串行抵消比特翻转译码算法PLR-SCF,分析SC译码算法发生错误译码的原因,通过仿真观察LLR、极化信道可靠度和信息位所在的位置与SC译码算法发生首个判决错误之间的关系,并利用上述因素设计一个能准确衡量信息位发生译码错误程度的度量公式。仿真结果表明,相对于传统的SCF译码算法,该算法能够有效降低BLER,特别是在高信噪比下获得的最大信噪比增益约为0.12 dB,翻转尝试次数与SCF减少13.6%。 相似文献
9.
10.
在研究几种加权比特翻转算法的基础上,提出了一种新的针对LDPC码的改进加权比特翻转算法。加权比特翻转(WBF)算法中的错误度量考虑了校验节点的可信度信息,在此基础上,相关的改进WBF(IWBF)算法考虑了消息本身对符号判决的影响,进一步提高了性能。但是在IWBF算法中,必须通过仿真,才能获得使译码性能较优的符号可信度加权参数。提出了一种同时考虑符号可信度和校验可信度的算法,不需要调整加权参数,即可获得较优性能。仿真显示提出的加权比特翻转算法是可行且有效的。 相似文献