二维9/7小波变换VLSI设计

为了提高JPEG2000图像压缩速度,提出一种基于提升算法的二维离散9/7小波变换(DWT)Mesh结构的VLSI设计方案,利用这种Mesh结构的VLSI能够实现并行处理一个图像的所有像素点.这种并行处理的Mesh结构可提高小波变换电路速度,以及图像压缩的速度.     

低功耗并行的提升式5/3二维离散小波变换的VLSI架构

离散小波变换需要较大的运算量和运算空间,为了提高JPEG2000图像压缩速度,提出一种基于提升算法的二维离散5/3小波变换的VLSI架构,这种结构同时进行行变换和列变换。文章对于VLSI架构的五大模块(行小波变换运算模块、两个列小波变换模块、FIFO寄存组和系统整体控制模块)的硬件实现给出了相应的方案。在Quartus II 7.2的平台下对于设计的该系统的时序仿真测试结果表明,综合分析后系统最小组合逻辑时延为7.142ns,可达到的最高频率为140.02MHz。时序仿真测试中当系统工作频率为100MHz,数据吞吐率达到773.944Mbit/s。     

整数5/3小波变换的VLSI结构设计

在JPEG 2000中,无损图像压缩是采用整数5/3小波变换实现的.JPEG 2000也给出了5/3小波基于提升方法的算法.对提升方法的整数5/3小波变换算法进行了研究,针对二维的变换提出一种VLSI结构.该结构由4个模块构成,模块之间并行运行,模块内部采用流水线技术.对多级变换,级间的运算还可交叉,体现了提升方法的优势,较大地提高了硬件效率.其主要优点是消耗资源少且运算速度高,同时也适用于其他整数小波变换.     

基于行的实时、二维提升整数小波变换VLSI结构

提出一种基于行的实时、二维提升整数小波变换的VLSI结构。该结构包括行变换器、列变换器、中间缓存器以及输出控制单元。利用中间缓存器暂存行变换的中间结果,由输出控制单元按优先级从高到低的顺序依次输出各级小波系数。由于在硬件实现中采用基于行的提升变换结构,从而水平和垂直方向上的变换能并行处理。与现有结构相比,该结构具有并行度高、存储量低的特点,并且能够在一幅图像逐行扫描的时间间隔内完成整幅图像的多级小波变换。     

基于IWT图像压缩技术的LED同步显示系统设计

在全彩LED大屏幕同步显示系统中,存在图像的实时显示与通信带宽之间的矛盾.文章采用整数小波变换(IWT)算法进行图像压缩后传输,大幅减小了通信量.由于IWT算法仅含有整数加减和移位运算,避免了当前大多数图像压缩解压算法需要复杂的浮点型运算的缺陷,从而可以在显示屏控制器中实现图像的快速解压.实验表明,此算法可以得到较好的图像压缩效果,VLSI硬件设计只占用很少的系统逻辑单元,同时可达到很快的图像重构速度,能够满足同步屏图像实时显示的要求.     

一种高效的三维DWT VLSI结构设计方法

文中通过深入研究三维离散小波变换(3D DWT)核心算法并根据序列图像编码的特点,设计并实现了一种适合硬件实现的高效的三维小波变换VLSI结构。编写了相应verilog模型,并进行了仿真和逻辑综合。仿真结果表明行列滤波并行处理并采用流水线设计方法,加快了运算速度,有效降低了片内存储容量。     

JPEG2000中5/3离散小波多层变换FPGA实现研究

基于新一代图像压缩国际标准JPEG 2000,介绍一种快速、有效的多层5/3小波变换的VLSI设计结构,该方法使用两组一维变换实现,用移位-相加代替乘法操作,整体设计采用了流水线设计。利用双端口RAM和地址生成模块的调度完成小波变换的分裂、边界延拓工作,不需另外增加模块。二维离散小波变换滤波器结构的设计采用Verilog HDL进行RTL级描述,已经通过了FPGA验证,并可作为单独的IP核应用于图像编解码芯片中。     

一种不做乘法的快速整数小波变换

该文提出了一种不做乘法的整数小波变换方法,它可以迅速地完成二维可分离小波变换,比传统的浮点型小波变换在速度上有了很大的提高,并且便于硬件实现,在图像压缩上有广泛的应用前景。     

一种低存储需求的二维DWT VLSI结构设计方法

为了减少基于提升的二维离散小波变换(DWT)VLSI结构设计中的片内存储需求,采用了一种新颖的调度方法,通过读取少量数据进行行滤波操作,并实现和列滤波的并行处理,有效地减少了片内存储容量.此外,行滤波和列滤波变换内部结构采用流水线设计方法,加快了运算速度,提高了硬件资源利用率,减小了电路的规模,并且这种基于提升的9/7离散小波变换二维结构很方便兼容5/3滤波器.经过Verilog HDL仿真验证,结果表明,在50MHz系统时钟下,采用9/7滤波器经3级分解,每秒钟可处理21帧大小为1280×1024×8bit的灰白图像.     

适于医学图像实时压缩的小波基选择

小波编码算法是图像压缩编码算法中的一种重要方法,在进行小波变换时,小波基的选取至关重要,它直接影响到变换速度和编码效率。在详细分析小波基的基本性质及其与图像编码的关系的基础上,选出数种典型小波基进行实验比较,得出小波基与实时图像压缩编码之间的关系。     

二维提升小波的VLSI结构设计及FPGA验证

针对JPEG2000中小波变换的硬件实现占用资源量大、速度慢等问题,提出了一种有效的二维小波硬件实现模型。该模型采用流水线并行结构,即对图像中各行像素进行流水线处理的同时,对小波分解的各级采用并行结构处理。这样的结构提高了小波变换的处理速度,实现了实时处理,节省了硬件的片上存储及外部存储资源。用FPGA对此模型进行验证。验证实验采用Xinlinx公司的SPARTEN-3系列芯片,对1 024×2 048的大图像进行处理,图像处理速度达到80Mpixels/s,满足实时性要求。     

一种基于提升小波变换的图像融合方法

在针对传统的多尺度分解的融合方法运算速度慢、内存需求量大，不适于实时应用的局限性的基础上，提出了一种基于提升小波变换的图像融合算法。多个源图像分别进行提升小波分解，使用恰当的融合规则合并各尺度对应的分解系数，通过提升小波逆变换得到融合图像。实验结果表明，提出的算法无论在执行时间还是融合图像质量上都优于传统方法，有广泛的应用前景，特别适用于实时系统。     

二维离散5/3小波变换并行VLSI结构设计

提出了一种基于提升算法的二维离散5/3小波变换(DWT)高效并行VLSI结构设计方法。该方法使得行和列滤波器同时进行滤波,采用流水线设计方法处理,在保证同样的精度下,大大减少了运算量,提高了变换速度,节约了硬件资源。该方法已通过了VerilogHDL行为级仿真验证,可作为单独的IP核应用在JPEG2000图像编、解码芯片中。该结构可推广到9/7小波提升结构。     

采用提升方向波变换的异源图像融合新算法

方向波(Directionlet)变换是一种基于格子的歪斜小波变换,与标准二维小波变换相比,它具有多方向性和各向异性,能够更好地描述图像的特征.针对异源图像融合这一研究热点,提出了一种新的基于方向波变换的图像融合方法,并采用提升算法有效地解决了该变换方法的运算速度问题.首先,对已配准的两幅图像分别沿变换和队列方向进行次数不等的提升变换,得到具有各向异性的子图;然后,采用低频子图直接平均融合,高频部分选择具有较强各向异性信息分量的方法得到融合图像的所有方向波变换系数;最后,经过反变换得到融合图像.实验结果表明:该算法的融合效果和运算速度都优于标准小波变换和其他的二代小波变换.     

一种新型基于提升算法的二维离散小波变换结构的实现

在提升算法原理分析的基础上，设计出一种采用提升算法的二维离散小波变换结构，改变了传统的提升算法先行后列的运算方式，将行列运算操作结合起来进行，这样，相比于传统结构，在基本不增加硬件单元的前提下，变换时间减小为原来的75％左右，提高了硬件效率。     

用光信息处理的小波变换研究分形结构的自相似性

从理论上证明了分形图象的小波变换也具有自相似性 ,并用相关运算光路进行了实验验证。实验结果与理论分析相符合。表明光学小波变换的实验是实时分析、平行处理分形图象的重要方法。本文从理论和实验方法上均将有力地推动分形动力学的研究与发展     

CCSDS中二维整数小波变换的FPGA实现方法

CCSDS空间图像压缩标准(CCSDS 122.0-B-1)的核心算法之一是三级二维小波变换,此变换适合用可编程逻辑电路实现。文章介绍了整数9/7小波变换的特点,提出了一种基于FPGA的二维变换快速实现结构,该方法利用FPGA内部Block RAM进行行暂存,实现了行列同时变换的效果,节省了内部寄存器资源,并获得了较高的数据吞吐率。在此基础上,文章还给出了两种适用于不同需求的多级变换架构,并通过仿真验证了其合理性。     

一种基于小波域的数字水印嵌入与提取算法

提出了一种基于小波变换的图像嵌入数字水印及检测的方法。对数字图像进行多级二维小波变换可以得到一个逼近图像和几个高频细节图像,对低频(逼近部分)图像嵌入数字水印,对加入水印的图像进行小波逆变换得到重构图像。检测时,先对重构图像进行小波变换,再对低频图像提取数字水印。     

基于圆周卷积的长序列小波变换快速实现

根据小波变换的基本特点,在运用重叠保留法对长序列进行分段处理的基础上,提出用圆周卷积来实现快速小波变换中大量的线性卷积运算。通过Matlab仿真实现,结果验证了算法的正确性,运算速度较传统线性卷积方法有很大提高。该方法有着很好的并行度,有利于信号的实时处删。