共查询到19条相似文献,搜索用时 140 毫秒
1.
2.
为了简化IP核的设计过程,本文介绍了一种基于FPGA的中值滤波算法的IP核实现方法.针对FPGA 的特点对实现方法进行了研究,从而简化了复杂算法的IP核设计问题.实验结果表明,该IP核设计方法具有设计周期短,可靠性高等特点. 相似文献
3.
基于APB总线接口,设计了一种可灵活配置为Master/Slave模式、设置传输速率、支持DMA功能并适用于4种时钟模式的SPI协iK.IP核。首先介绍7SPI协议标准,然后详细说明了该IP核的系统结构、接口信号和子模块设计,并使用TVerilogHDL语言实现硬件设计。最后通过了FPGA时序仿真,验证了该设计的正确性。该IP核已成功用于一款通信芯片,证明了该IP核在实际工程中的可行性。 相似文献
4.
5.
6.
本文通过分析双CPU系统中高速数据采集存在的问题,提出了用异步双端口RAM可同时读写访问存储器的解决方案。接着对双端口RAM的内部结构及关键技术进行了阐述,讨论了双端口RAf、d的IP核的设计方法,并通过可编程的FPGA进行实现。该方法将异步RAM用FPGA内部的同步Block RAM来实现,不但充分利用了FPGA的内部资源,而且减少了因信号的毛刺而产生的读写数据错误。最后对其综合仿真结果进行了分析。 相似文献
7.
8.
9.
对基于FPGA的CPU设计,研究了其调试系统的设计和实现.运用TestBench测试理念和设计思想,采用IP软核和自定义Avalon外设技术,以NIOS Ⅱ软核作为控制核心,实现了对基于FPGA的CPU设计进行调试的功能. 相似文献
10.
介绍了如何将可综合的IP核8051嵌入FPGA的基本方案,着重讨论了利用嵌入的IP核来实现简单的TCP/IP协议,从而实现远程调试的具体方法.利用该方法不但能够通过8051进行某些简单的控制而不需要改变FPGA的程序,而且还能通过8051实现TCP/IP对FPGA的远程调试. 相似文献
11.
一种适合于SoC集成的UART核的设计实现 总被引:2,自引:2,他引:2
文章主要介绍一个通用异步接收器/发送器(UART)核的设计。按串行通信协议进行设计,具有模块化、兼容性和可配置性,适合于SoC(System—on—a—Chip)应用。仿真结果表明该核满足收发要求,功能正确;在RTL级充分考虑了资源共享,实现了对电路的优化。该IP核已用于一款16位定点DSP芯片的设计中。 相似文献
12.
13.
UART是广泛使用的串行数据通信电路,因其要求的传输线少,可靠性高,传输距离远,所以系统间互联常采用RS—232接口方式。文章基于Verilog HDL语言,结合有限状态机的设计方法来实现UART,将其核心功能集成到DSP上,使整体设计紧凑、小巧,实现的UART功能稳定、可靠,为DSP的RS—232接口提供了一种新的解决方案。该IP核已用于一款32位浮点DSP芯片的设计中。 相似文献
14.
UART通信的FPGA实现设计 总被引:1,自引:0,他引:1
阐述了UART异步串行通信原理,介绍了实现UART异步串行通信的硬件接口电路及各部分硬件模块,介绍了用硬件描述语言Verilog来开发UART通信接口电路的FPGA实现。本设计使用Xilinx的FPGA器件,将UART的核心功能嵌入到FPGA内部,不但实现了电路的异步通讯的主要功能,而且使电路更加紧凑、稳定、可靠。 相似文献
15.
针对面向工业用、商用以及民用电子设备加密串行通信需求,通过基于SMS4的加密通信SOPC软硬件架构、SMS4加密通信控制器IP技术、SMS4加密通信软件技术等内容的研究,实现了基于SMS4加密算法的串行通信技术,并在非128位明文的加密传输数据控制和基于8位异步模式的128位数据串行收发上效率明显提升。基于SMS4的加密通信SOPC提高了系统的加密通信功能可定制能力,且使加密通信核心算法自主可控。 相似文献
16.
17.
18.
19.
Ahmed H.M. Gallon R. Malis Moy J. 《Proceedings of the IEEE. Institute of Electrical and Electronics Engineers》1997,85(12):1984-1997
Internet protocol (IP) switching is emerging as a critical technology for improving the speed and scalability of the Internet. This paper discusses IP Navigator, a form of IP switching developed specifically for use in core network backbones, such as Internet service provider networks and major corporate backbones. IP Navigator combines the high speed and quality of service capabilities of asynchronous transfer mode (ATM) with the scalability and flexibility of IP. This paper presents an overview of the techniques that have been developed for operating IP over ATM. We outline the IP Navigator design and compare IP Navigator with other IP switching approaches 相似文献