SoC研究开发——综合的系统工程

SoC的研究开发是集成电路今后若干年的主要研究发展方向之.本文主要讨论了SoC的定义及组成以及它所涉及的关键核心技术,并给出了目前我国研究开发SoC的现状及我们所应采取的策略.     

基于FPGA的SoC原型验证的设计与实现

在SoC开发过程中,基于FPGA的原型验证是一种有效的验证方法,它不仅能加快SoC的开发,降低SoC应用系统的开发成本,而且提高了流片的成功率.文章主要描述了基于FPGA的SoC原型验证的设计与实现,针对FPGA基验证中存在的问题进行了分析并提出了解决方案.     

基于渐进式的多阶段SoC开发方法与应用

VLSI技术的发展使得SoC的开发变得越来越复杂和困难,本文重点介绍了一种基于多阶段的SoC开发过程,阐述了每阶段SoC的主要任务和目标,介绍了SoC以及IP的开发流程,经实践检验,该方法能够很好的适用于复杂SoC芯片的设计与开发。     

片上系统(SoC)的VoIP网关的研究

介绍了如何使用IP核复用技术进行SoC的开发,分析了VoIP网关的体系结构.在研究VoIP网关功能的基础之上,给出了SoC的VoIP网关的硬件布局和IP核的总线设计构架.     

基于COMIP系统平台的SoC验证方法

随着微电子产业的发展,SoC系统将是未来IC发展的方向.如何对一个复杂的SoC系统进行验证是开发的关键.本文基于COMIP通信系统平台的开发,对SoC的验证方法进行了一些探讨.     

基于SystemC的事务级建模研究

探讨了基于SystemC的事务级建模方法,并结合SoC片上总线,以DVB-C数字电视机顶盒给出建模实例.基于SystemC的SoC总线模型有效克服了SoC软硬件协同设计的时间瓶颈问题,提高了开发效率,缩短了产品的开发周期.目前该系统正处于板级调试过程中.     

基于JTAG的SoC软硬件协同验证平台设计

基于JTAG接口,提出了一种以FPGA为基础的SoC软硬件协同验证平台.在验证平台的硬件基础上,开发了调试验证软件,能够完成SRAM的读写、CF卡的读写、串口的收发、程序的下载、及程序复位等功能.利用验证平台的软硬件完成了SoC的IP模块的调试验证及操作系统μClinux的调试验证.实践表明,该验证平台有益于SoC的设计和调试,降低SoC应用系统的开发成本.     

基于OR1200的SoC程序无线智能加载系统设计及验证

SoC是当前微电子芯片发展的趋势,然而由于受带开发环境的PC终端、额外硬件接口、连接线等条件的约束,很难支持SoC产品的二次开发.本文提出一种SoC无线程序加载系统设计方案,通过无线控制实现不同程序的加载,不需要添加额外的接口与复杂的模块,不需要连接下载线和IDE开发环境等工具,简化了芯片的二次开发,增加了芯片的利用率.并且在FPGA板上测试通过.     

面向SoC的开放式IP核接口协议(OCP)研究

本文讨论了以IP(Intellectual Property)内核为中心的开放式IP核接口协议(OCP Open Core Protocol),包括协议特性以及基于OCP协议的SoC(Systemon Chip)中设计与验证等,并在此基础上提出了基于OCP协议的采样SoC设计方案。研究表明,使用OCP协议可避免在SoC集成时去适应每个内核,系统集成者可以集中解决SoC设计上的问题,从而极大的减小SoC开发时间和风险。     

一种数模混合32 bit SoC功能验证平台的设计

针对SoC的功能验证需求,提出了一种基于32 bit CPU核的SoC功能验证平台.该平台集成了SoC功能验证流程,包括IP模块验证、软硬件协同验证、模数混合验证、验证程序开发、验证程序调试、验证数据生成、验证Testbench、验证配置环境、结果比较和分析及基于FPGA的硬件验证平台等.该验证平台已经成功应用于某混合信号SoC的设计.该芯片在0.18 μm CMOS工艺上进行了实现,工作频率为80 MHz、功耗为450 mW.该验证平台原理清晰,提高了功能验证的效率和自动程度,并对其它混合SoC设计具有一定的参考作用.     

Interface circuit synthesis of system-on-chip

Most of the intellectual properties (IPs) of system-on-chip (SoC) are provided by different vendors, and thus they may have various characteristics, making the interface circuit synthesis of SoC a time-consuming and error-prone process. The main contribution of this article is to present an interface synthesis algorithm for power minimisation in interface circuit design of SoC. Moreover, we also study the power and area trade-off in interface circuit synthesis of such systems. By starting from the power-minimal solution, we perform a sequence of power relaxation operations and area-minimising procedures to produce a set of solutions for a given SoC interface circuit design with power and area trade-off considerations. The experimental results demonstrate the effectiveness of our algorithms.     

系统芯片的关键技术及发展方向

系统芯片,即(SoC),将包含处理器、存储器和片上逻辑等的一个系统集成在单一的芯片上。SoC所特有的功能强、速度高、体积小、成本低、功耗低等优点使得其技术不断发展,应用越来越广泛。文章首先探讨了系统芯片(SoC)的特点及分类,接着详细阐述了开发SoC所需IP核设计与复用、软硬件协同设计、软硬件协同设计等关键技术。分析了基于平台设计方法的优点,并介绍了SoC的一体化测试流程、共时测试等SoC测试新技术。     

混合SoC设计

介绍了混合SoC(片上系统集成)的概念,重点阐述了混合SoC的设计流程和面临的问题,并对其解决方法进行了有益的探讨.     

嵌入式系统中MPEG-4解码IDCT的硬件实现和验证

离散余弦反变换(IDCT)广泛应用于MPEG-4等视频压缩、解压缩应用中。在嵌入式系统中,IDCT运算的效率将直接影响MPEG-4实时解码性能。文中根据嵌入式系统的特点,提出了一种新的IDCT硬件实现方法,并采用了一种新的验证手段对该硬件实现进行了全方位的验证。该方案已经应用于一款SoC芯片中的硬件MMA(多媒体加速单元)中。     

SoC基于可重用性的RVM层次化验证方法及应用

本文主要运用了可重用性和层次化的验证方法来建立模块化的高质量验证平台.通过将IP单元验证平台的模块部分甚至全部重用到SoC系统验证平台中,有效减少了构造验证平台的时间;通过层次化的验证方法的应用,有效提高了验证环境的执行效率;并以一个基于PWT架构的SoC系统为例从模块级,系统级两个方面应用了这种方法进行验证.     

片上网络:新一代的片上系统结构

片上系统是使用共享或专用总线作为芯片的通信资源.由于这些总线具有一定的限制,因此扩展性较差,不能满足发展需求.在这种情况下,目前的片内互连结构将成为多核芯片的发展瓶颈.文章介绍了一种新型的片上体系结构(片上网络)来解决未来片上系统中总线所带来的不足.片上网络作为一种新的片上体系结构,可以解决片上系统设计中所带来的各种挑...     

一款SoC的功能测试系统的设计

针对一款基于ARM7TDMI处理器核的SoC(片上系统),设计了一个经济实用的功能测试系统,该系统采用宿主机/目标机结构.文中分析了该系统的Host程序和Monitor程序,然后以片外存储器接口模块测试、片上eSRAM(增强型SRAM)模块测试和USB客户端控制器模块测试为例,介绍SoC片上模块的测试方法.该系统符合模块化的构建思想,对于设计其他SoC功能测试系统具有一定的借鉴作用.     

总线监视器的设计

随着集成电路设计规模的不断增加，传统的验证方法学由于无法提供足够的能力来检查系统所有可能功能的正确性，已经不能满足SoC验证的需求。验证重用方法学是解决这一问题的有效途径。在SoC的验证过程中．利用总线监视器对片上总线上发生的事务进行实时监视，并将监视结果以机器可读的格式显示出来，从而可以帮助验证工程师有效地判断数据传输的正确性，达到验证单个模块和系统功能的目的。本文提出了一种SoC功能。验证平台中总线监视器的设计方法，并给出了具体的实现过程。     

USB IP核的设计和应用

由于USB接口广泛应用,现在众多SoC中都嵌入了USB IP核。但当前市场上的USB IP核一般仅仅针对某一种总线结构的SoC,可重用性不强。介绍了一款可配置的USB IP核设计,重点描述USB IP核的结构划分,详细阐述了各模块的设计思想。为了提高USB IP的可重用性,本USB IP核设计了总线适配器,经过简单配置可以用于AMBA ASB总线或WishBone总线结构的SoC中。此IP核进行了FPGA验证,验证结果表明他可作为一个独立的模块嵌入到SoC系统中。