PTC—2型免编程电脑化日历实时钟模块的应用

本文介绍的ＲＴＣ模块主要是针对公共场所日历实时钟（大屏幕）ＬＥＤ显示而设计，可带安全日参数的新产品。它的显示接口特色和ＳＰＩ通讯串口使其应用更为广泛。能方便地应用于多屏同步时钟，世界时钟，正计时／倒计时安全日时钟及工业测控领域。     

安森美半导体QFN封装时钟管理器

美国国家半导体公司（National Semiconductor）宣布推出一款可支持多种不同格式的视频信号同步分离器LMH1981，其特点是信号抖动少，最适合高清晰度广播设备及专业级视频系统应用。LMH1981芯片可将同步信号分离，以便产生符合NTSC、PAL、SECAM、标准清晰度及高清晰度等视频信号格式（包括480i、480p、576i、576p、720p、1080i及1080p）的低抖动水平及场同步信号。     

NS推出高精度时钟调整器

美国国家半导体公司（National Semiconductor Corporation）宣布推出一系列共5款高精度时钟调整器，其特点是降低系统时钟噪声，并把时钟分配到各个功能模块。美国国家半导体最新推出的 LMK03000。LMK03000CLMK03001LMK03001C及LMK02000时钟调整器内置高频锁相环路，超低噪声压摔振荡器及可编程的低噪声输出系统。这几款时钟调整器可将信号抖动减少至0．2ps（典型值）。     

智能桌面时钟（Speaker版）

笔者之前做过的电子时钟不下5种类型，总感觉显示方式大同小异，这次想开发—个具有真人语音报时功能的电子时钟，于是在MiniDeskClock（Beep版）（刊载于2013年第8期《无线电》杂志）诞生之后开发了这款Speaker版的电子时钟。     

10GB/s高速SERDES电路的MUX/DEMUX设计

介绍了一种适用于高速串并转换电路（SERDES）的MUX／DEMUX，采用0．18μmCMOS工艺．数据传输速率达到10GB／s。该电路主要由锁存器、选择器和时钟分频器3个模块组成，采用1．8V电压供电．MUX和DEMUX功耗分别为132mW和64mW。     

宽带综合业务局域网中ATM队列管理结构的研究

本文通过对基于ＡＴＭ（异步传输方式）中的一种管理算法－虚时钟算法的几种队列管理实现方法的比较，提出了在ＢＬＳＬＮ（宽带综合业务局域网）中的虚时钟算法，同时设计了一种易实现的ＢＬＳＬＮ队列管理方法，完成了ＢＬＳＬＮ的模型设计与实现。     

安森美半导体推出最小有源时钟产生器IC

安森美半导体（ON Semiconductor）推出新系列的有源时钟产生器集成电路（IC），管理时钟源的电磁干扰（EMI）及射频干扰（RFI），为所有依赖于时钟的信号提供降低全系统级的EMI。     

串行时钟芯片DS1202

串行时钟芯片ＤＳ１２０２空军电讯工程学院景志宏１、引言ＤＳ１２０２是ＤＡＬＬＡＳ公司时钟芯片中开发较早、价格便宜的一种，后来推出的许多产品的内核基本上都是ＤＳＩ２０２，另外再附加一些其它电路（如掉电保护电路、锂电池、ＳＲＡＭ、定时器、晶振等），而且本...     

RTC－1型μP化日历实时钟系统模块的应用

在不少公共场所（如银行、宾馆、车站等）都需要日历实时钟（大屏幕）显示。本文介绍了一种适于这类应用的通用性新产品，它避免了设计人员不必要的重复劳动     

全数字晶体振荡器

提出了一种全数字晶体振荡器（ＤＣＸＯ），讨论了控制方法及控制精度分析、温度补偿方法及保持性能分析，给出了Ｅ１系统Ｃ３时钟的具体参数和计算机辅助分析。     

时钟发生器芯片

时钟发生器AD955l可在多标准网络和通信基础设施系统中简化时钟设计，并减少对振荡器需求。AD9551时钟发生器采用一个新型的简化架构，它可以生成并转换多倍精度的网络时钟频率，使之能够替换多达5个振荡器。振荡器支持前向纠错（FEC）、延时、切换及精确频率生成功能等网络交换机、路由器及线卡中重要的功能特性，并提供一个串行外围接口（SPI）端口，其可选管脚的预设除法器数值用来提供一个频率比的分配，     

一种四分之一速率时钟数据恢复电路设计

近年来,时钟数据恢复（Clock and Data Recovery,CDR）电路在高速通信中发挥着非常重要的作用。本文介绍了一种用于非归零（Non-Return to Zero,NRZ）码的无参考时钟四分之一速率的CDR电路。设计了满足四分之一速率的鉴相器（Phase Detector,PD）,并采用SMIC 180nm工艺搭建完整电路系统进行仿真验证。     

华硕首推皮穆级精确时钟控制发烧声卡

华硕的声卡阵营正在一天天壮大当中，颇有赶超创新成为PC独立声卡霸主的势头。除了多款多声道娱乐声卡产品外，日前华硕又发布了一款专门针对PC音频发烧友的双声道声卡Xonar Essence ST。在这款声卡中使用了时钟精确同步技术，可令时钟同步精确到皮秒级（万亿分之一秒），将CD数据时钟周期与标准时钟周期之间误差导致的失真，即发烧友们常说的jitter减少31％，提供更加清晰纯净的听音体验。     

PTN承载高精度时间同步协议技术研究

对于时分同步码分多址（TD-SCDMA）和时分长期演进（TD-LTE）无线系统,采用全球定位系统（GPS）提供时间同步具有施工难、成本高和不安全等弊端。利用同步协议通过光纤系统传输高精度时间同步信号将是主流技术。文章对采用分组传送网（PTN）承载IEEE1588v2提供时间同步的精度影响因素进行了分析,通过实验和试点测试初步验证了PTN承载1588v2提供高精度时间同步信号的可行性,并比较了PTN承载1588v2的不同模式。     

反馈时钟在DDRSDRAM控制器中的应用

当今数字系统对高速大容量内存的需要，使得越来越多的系统采用DDR内存，文中介绍了反馈时钟在DDR控制器中的一种应用方法。该应用可解决DQS（DDR双向数据触发信号）和系统时钟的同步问题。     

PureEdge硅晶体振荡器时钟模块产品系列

NBX系列新增的6款器件具有双电压能力和同类领先的总频率稳定度（低至±20×10^-6），提供高性价比、高精度的参考时钟方案。这些新器件符合路由器、交换机、服务器及基站等应用中最新2．5V／3．3V压正射极耦合逻辑（LVPSCL）设计的时钟产生要求。     

基于扫描链的DFT模式下的时序收敛

在设计ASIC的同时，必须引入DFT（可测性设计）以解决芯片的测试问题。在不影响功能模式下的时序的前提下，快速处理测试模式下的时序收敛显得越来越重要。本文基于扫描链的DFT模式，分析DFT模式下时序违反的基理，提出采用尽可能少的缓冲器解决时序违反。     

用SY87721实现城域网波分复用系统的多业务接入

为了使城域网的DWDM（密集波分复用）系统可以接入多种信号速率和格式，以满足用户的要求，首先介绍了一种波长转换板的设计方法，使用SY87721自适应提取28Mbit／s～2.7Gbit/s之间任意速率信号的时钟，其次介绍了SY87721提取时钟的工作原理、与单片机和CPLD（复杂可编程逻辑器件）的接口方式、对寄存器的配置和读出方式。最后介绍了使用参考时钟测量接入信号频率的方法，这会在系统维护时带来较大的方便。     

BPSK、QPSK及其解调

针对卫星通信中常用的BPSK（二进制相位键控）及QPSK（正交相位键控）调制解调技术，详细论述了其调制解调原理，并结合工程设计，给出了几种载波恢复及时钟恢复的方法，并对它们进行了比较。     

图象数字化电路中的高精度行锁相象素时钟发生器

本文介绍了７４ＨＣ４０４６的工作原理以及采用７４ＨＣ４０４６锁相环芯片组成的图象数字化电路中的行锁相象素时钟（采样时钟）发生器，该发生器的过渡过程快，捕获时间短，跟踪精度高，本文给出了实用电路。