高速PCB信号完整性仿真分析

随着PCB设计越来越复杂,设计周期越来越短,信号完整性仿真分析正变得越来越重要.本文简介了信号完整性针对的基本问题.介绍了基于信号完整性仿真分析的高速PCB设计方法,并结合一个高速PCB设计案例,给出仿真分析的流程和分析结果.     

信号完整性分析之分支线的阻抗控制

随着电子系统和电路设计全面进入高速信号设计领域,信号完整性问题已经成为电子设计的一个瓶颈.针对分支线结构电气网络所遇到的信号完整性问题进行了深入分析,指出了通过阻抗控制来解决信号反射问题的方法,并且用电路模型仿真验证了方法的有效性.     

基于信号完整性的高速数据采集传输系统设计

高速PCB设计中必须面对信号完整性问题,并采取有效措施;基于信号完整性分析的高速PCB设计流程能够缩短产品开发周期,降低开发成本;根据这个流程设计了一个高速数据采集传输系统,仿真结果表明电路的信号完整性问题得到了改善,对数据采集系统的性能进行测试后表明AD的动态有效位数达到了10位;说明了在高速电路设计中采用基于信号完整性仿真设计是必要的,也是可行的。     

基于Hyperlynx的高速数据传输板SI研究

电子设计领域的快速发展,使得由集成电路构成的电子系统速度越来越高,PCB板的信号完整性问题已经成为高速电子系统设计能否成功的关键。本文介绍了信号完整性仿真的流程,并利用集成电路的IBIS等仿真模型以及Hyperlynx仿真工具等,对高速数据传输板的时钟和数据等关键信号进行了详细的信号完整性后仿真分析,验证了该高速数据传输板PCB布线设计的正确性。在工程应用中,该高速数据传输板运行稳定可靠,满足设计要求。     

高速电路的信号完整性分析

介绍了高速PCB设计中的信号完整性概念以及破坏信号完整性的原因,从理论和计算的层面上分析了高速电路设计中反射和串扰的形成原因,并介绍了IBIS仿真。     

基于IBIS模型的仿真分析在高速DSP系统设计中的应用

通过对基于IBIS模型的信号完整性仿真,分析在一个高速(160MHz)DSP(TMS320C6701)系统设计中成功应用的实例,阐述了基于IBIS模型的仿真分析在高速、复杂系统设计中的重要作用和实用性,描述了基于IBIS模型的仿真分析的一般过程.     

基于仿真的14Gbps高速通道设计与优化

信号传输速率是衡量高性能计算机系统的一项重要指标,随着现代高性能计算系统中的信号传输速率达到并超过10Gbps,快速提高的信号速率使得高速通道的设计面临严峻挑战。基于信号完整性仿真分析,对一款14Gbps高速通道进行优化设计。通过手动3D建模与真实模型提取的混合建模技术提高仿真速度,采用全通道协同仿真预测高速通道的整体性能和瓶颈,并重点对过孔、介质材料、线宽和线间距等进行仿真实验与优化,成功实现了14Gbps高速信号的稳定传输。     

基于信号完整性仿真分析的传输电路板的设计

本文给出了一种对传输电路中多接收端联结的各种可能方案分别建模并进行信号完整性仿真和分析,从而确定最佳联结方案的电路设计方法。并讨论了运用信号完整性仿真辅助进行高速电路板设计的过程。     

基于FPGA的RAID控制卡实现及仿真研究*

首先介绍了基于FPGA的一种RAID控制卡的原理及系统设计、印刷电路板(PCB)的具体实现。由于板卡运行在66MHz总线时钟之上,必须考虑高频下电路的性能及电路的信号完整性等, 因而在PCB设计阶段对电路的仿真显得尤为重要。还将介绍基于IBIS模型的信号完整性仿真分析,并利用信号噪声分析软件(Hyperlynx)对高速电路设计中的PCB布局布线、匹配电阻设计和并行线串扰分析进行深入研究。根据仿真分析结果调整原设计,从而提高了信号质量,减少开发成本。     

基于高速嵌入式系统的信号完整性分析

提高信号完整性、减小串扰和反射是高速电路系统设计能否成功的关键.本文基于以ARM1176JZF-S S3C6410为核处理器的嵌入式开发系统,对高速电路进行了研究.通过信号完整性仿真分析,解决了DDR SDRAM差分时钟信号的反射问题和视频输出信号的串扰问题.     

嵌入式存储系统的仿真及实现

嵌入式环境中存储需求在不断地增长，越来越多的嵌入式系统采用高速存储单元支持系统运行以及大规模的数据存储。随着嵌入式存储系统的速度和容量的扩展，如何设计高速的存储系统成为需要研究的问题。该文从信号完整性的角度，以一种海量DDR存储系统设计为实例，利用信号完整性仿真方法，分析和探讨了适当的信号线终结方式和布线规则对信号完整性的影响。该方法适用于不同容量的高速存储系统设计和高速DDR2存储系统，实际应用表明了该方法具有良好的效果。     

高速PCB的仿真技术

利用IBIS模型进行板级信号完整性分析是一种简单、易用的分析方法。结合PCB设计的SI模型,介绍了几种板级信号完整性分析的方法,讨论了各种分析方法的利弊,确定了使用IBIS模型进行信号完整性分析和EMC分析。通过加载IBIS模型对P4主板的DDR信号线进行了仿真,并对仿真结果进行了分析,达到了验证设计规范的目的。     

一种基于遗传算法的模糊控制规则的优化方法

模糊控制规则的选择是模糊控制器设计的关键问题之一,文中在对现有应用遗传算法优化模糊控制规则的方法进行研究的基础上,以模糊控制规则的完整性和一致性为出发点,提出了一种用遗传算法来优化模糊控制规则的改进算法,具体给出了遗传算法设计中的各种函数和算子的确定,并将优化过的规则用于设计模糊控制器,进行仿真研究,取得了令人满意的效果。     

FT1500处理器中仿真驱动的DDR3封装设计

针对高性能微处理器封装中DDR3的信号完整性和电源完整性问题,提出了仿真驱动的封装设计方法：在设计之初通过前仿真制定准确的设计规则和目标,在设计过程中通过仿真指导设计优化,在设计完成后用后仿真验证设计结果。应用该方法设计了FT1500芯片封装,实测结果表明,该芯片的DDR3接口可以稳定工作在1400Mbps。     

用于控制器保护的防火墙规则的三叉树算法

为提高防火墙安全规则的查找速度,提出了一种面向IP地址集合处理的时间复杂度为O([log32N])的三叉树查找算法,N为安全规则数。用空间分析法解决规则冲突,并给出规则树的生成算法,该方法适用于控制应用的可靠性分析和安全完整性等级验证的要求。     

Extending the entity-relationship model to capture dynamic behaviour

The entity-relationship data model is extended by structural integrity constraints. For each entity and relationship, a list of update operations is defined, together with appropriate integrity rules. These rules are defined according to the localisation principle, which states that an update operation performed on any object in the schema should directly affect only those objects in its immediate vicinity. The update, once started, propagates through the database, respecting local integrity rules for each affected object. The integrity rules are used for algorithmic design of integrity-preserving update procedures, to be utilised in database application programs, instead of the primitive update operations supported by the DBMS itself. These procedures may be generated directly from the specification, opening the way to an automated design tool.     

关于MySQL数据库中触发器的学习探讨

触发器是一种特殊的存储过程,是数据库强制业务规则和控制数据完整性的一种主要方法。探讨了在MySQL数据库中通过触发器技术实现数据完整性控制机制,重点讨论了MySQL数据库中触发器的工作原理与实现过程,结合实例分析设计触发器的基本步骤。针对触发器这一数据库学习中的重点和难点,给出了在MySQL数据库中对触发器的理解和使用方法。     

一种灵活的强制完整性访问控制策略

完整性保护是计算机安全的一项重要内容,虽然绝大多数安全操作系统都设计实现了完整性保护机制,但仍存在着系统的完整性被破坏以及完整性策略不够灵活的不足。在实施完整性保护的基本原则下,提出了一种灵活的完整性访问控制策略FIC,并给出了在LSM框架下的实现过程。FIC定义了主完整级和辅助完整级,通过访问控制规则、进程再标记规则和新建客体标记规则,实现了系统的完整性保护以及进程执行的灵活完整性保护控制。最后分析了实现效果,并指出了进一步可扩展性研究需求。     

Implementing temporal integrity constraints using an active DBMS

The paper proposes a general architecture for implementing temporal integrity constraints by compiling them into a set of active DBMS rules. The modularity of the design allows easy adaptation to different environments. Both differences in the specification languages and in the target rule systems can be easily accommodated. The advantages of this architecture are demonstrated on a particular temporal constraint compiler. This compiler allows automatic translation of integrity constraints formulated in Past Temporal Logic into rules of an active DBMS (in the current version of the compiler two active DBMS are supported: Starburst and INGRES). During the compilation the set of constraints is checked for the safe evaluation property. The result is a set of SQL statements that includes all the necessary rules needed for enforcing the original constraints. The rules are optimized to reduce the space overhead introduced by the integrity checking mechanism. There is no need for an additional runtime constraint monitor. When the rules are activated, all updates to the database that violate any of the constraints are automatically rejected (i.e., the corresponding transaction is aborted). In addition to straightforward implementation, this approach offers a clean separation of application programs and the integrity checking code     

数字电路远程网络中高频信号噪声抑制仿真

针对传统高频信号噪声抑制方法存在效果差、信号完整度低的问题,提出新的数字电路远程网络中高频信号噪声抑制方法。根据独立分量分析,利用源信号与噪声信号分离的原理,实现噪声抑制,主要分为信号采集、去均值化、白化处理以及提取独立分量等步骤。最后在实例中被运用和验证。结果表明:独立分量分析噪声抑制方法应用下,数字电路远程网络中高频信号信噪比和完整性得到提高,远远高于传统噪声抑制方法应用效果,达到了研究预期目标。