iLink技术测试和验证高速总线

本文介绍了一种新的高速总线测试和验证方法，通过ilink工具包、集成逻辑分析仪和数字存储示波器，能够帮助设计和测试人员彻底的调试、验证各种高速串行和并行总线。并且通过多路通道的眼图测试可彻底验证高速信号完整性问题。最后给出了高速总线测试和验证的实例。     

嵌入式视频系统中高速信号完整性分析

在高速数字系统设计中,信号完整性（SI）问题以及互连延迟引起的时序问题致关重要。分析了嵌入式视频系统高速数字的信号完整性问题,使用串行端接和分支总线拓扑解决信号完整性问题,通过Protel DXP 2004进行SI仿真验证;并以DM642与SDRAM之间的时序为例,对信号时序进行分析。     

关于高速数字电路信号完整性和电源完整性问题的探究

文章针对高速数字电路信号完整性与电源完整性问题进行了分析,希望能够为高速数字产品的研究人员提供一定的参考。     

高速数据采集系统的信号完整性分析

信号完整性已经成为了高速数字PCB设计所关心的主要问题.文中简述了基于IBIS模型的信号完整性仿真分析的基本概念及其流程,并分析了基于IBIS模型的高速数据采集系统的信号完整性问题,利用仿真结果对设计进行修改.说明高速电路设计中采用基于信号完整性仿真设计是必要的,也是可行的.     

高速电路中的信号完整性及仿真

为在高速数字系统设计中,随着数字电路工作频率的提高,信号完整性问题变得无处不在,对电路稳定性影响巨大。针对高速PCB设计要求讨论了设计中涉及的延迟、反射、串扰等信号完整性问题,分析了各种破坏信号完整性的原因,并提供了改善信号完整性的对策。通过采用Cadence/SpecctraQuest仿真工具对一ARM9核心板电路板中的高速SDRAM时钟信号线的布局布线后的仿真,给处了由于没有阻抗不匹配造成设计失败的实例,重点分析了高速电路板中存在的阻抗匹配问题,并给出了利用Cadence/SpecctraQuest解决信号完整性问题办法。     

高速电路信号完整性的测试方法及分析

在高速数字系统设计中,信号完整性问题是必须慎重考虑的问题.该文就1Gbps以上的高速信号,对其信号完整性的测试方法进行了详细论述,包括TDR阻抗测试、眼图测试和串扰测试等.运用这些方法,给出了一个3.125Gbps背板的实际测试结果,并针对两种不同的测试设备进行了对比分析.     

高速差分连接器测试方法及分析

随着高速数字系统的快速发展,信号完整性成为了高速传输的关键技术,其优劣已经影响到整个高速数字系统的可靠性。以高速差分连接器为研究对象,分析了信号完整性的测试方法,采用时域反射(TDR）测试技术对阻抗、串扰和数据传输率进行测试,客观地评价高速差分连接器信号完整性的优劣,为产品的鉴定检验工作提供科学的依据。     

基于高速数字电路中的信号完整性分析

信号完整性是高速数字电路中比较关键的一个部分,随着电子产品更新换代速度的加快,高速数字电路中的信号完整性设计以及分析也更加重要。文章从高速数字电路中的信号完整性问题出发,明确了高速数字电路中信号完整性遭到破坏的原因,进而对高速数字电路中的信号完整性进行了仿真分析,希望为高速数字电路信号完整性的增强提供积极借鉴和建议。     

LVDS在高速数字系统中的应用研究

信号完整性是高速数字系统中要解决的一个首要问题之一,LVDS则是近年来发展迅速的一种高速传输技术.在LVDS的基本原理和应用分析的基础上,结合实际LVDS收发芯片对几种不同端接、差分线对长度和间距情况下的高速有损传输进行了信号完整性的仿真和分析,通过对比参数改变时由于失配产生反射从而引起的过冲和时序的直观变化,探讨了它们在实际高速数字系统应用中的信号完整性方面的密切关系,为科学合理地应用LVDS技术提供了一定的依据.     

高速PCB信号完整性分析及应用

随着集成电路的工作频率越来越高,数字信号在高速传输中产生了信号完整性问题,本文通过介绍信号完整性的概念,对影响信号完整性的原因进行了分析并提出了常用的解决方法,最后对信号完整性分析在高速PCB设计中的应用进行了研究,对当前高速PCB设计中的信号完整性分析和应用具有一定的指导意义。     

利用Allegro PCB PI进行电源完整性设计

在高速数字设计中,时钟频率的越来越高,同时芯片的规模也越来越大,以致电路的功耗越来越大,而供电电压却越来越低,由此导致信号完整性问题和电源完整性问题,正是高速电路设计中要解决的最重要问题。简要分析了高速电路设计中的电源完整性问题,介绍了利用EDA工具cadence中的Allegro PCB PI进行电源完整性分析和设计流程,并应用于工程实践,性能取得了明显改善。结合设计实例对此进行了说明和分析。     

高速串行通道的信号完整性问题分析

高速串行通道是高速串行信号从发送端到接收端所经过的整个互连路径。随着数据速率的不断上升,高速串行通道的信号完整性问题变得越来越严重。通过分析造成高速串行通道信号完整性问题的主要成因,指出过快的上升时间是高速串行互连系统信号完整性问题的根源。对比分析损耗、反射、串扰对高速信号和低速信号的不同影响。给出高速串行通道信号完整性问题的新分析方法:眼图分析、抖动分析、码间干扰(ISI)分析。     

基于GPS接收机高速电路的信号完整性分析

本文介绍了高速电路信号完整性问题产生的机理，深入研究高速数字电路设计中的信号完整性问题；分析电路中破坏信号完整性的原因；结合一个实际的GPS接收机高速电路、阐述实现信号完整性的具体方案。     

第三代移动通信与信号完整性

信号完整性是信号通信传输后仍保持其正确的功能而未受到损伤的特性。信号完整性伤是高速数字系统必须解决的重要问题,与第三代移动通信技术的实现密切相关。结合中国的第三代移动通信技术,探讨了信号完整性问题的表现、解决办法与仿真模型和工具。     

增强信号完整性提升高速设计建模功能--IBIS标准技术研讨会首次在中国召开

IBIS模型是用于信号完整性分析的器件IO模型。信号完整性仿真是高速互连的核心技术,是高速总线物理实现和保证信号可靠性的必要设计活动,信号完整性仿真必须有精确的模型做基础。该组织活动较活跃,每年1月、5月、10月在美国西部、东部和欧洲举行例行会议。高速电路设计领域,在亚洲,特别是中国,华为已经开展工作8年以上,这个领域也受到越来越多地关注,聚集了越来越多的人才。IBIS针对这一情况决定在亚洲召开首次峰会,并将地点定在深圳。会议得到了深圳科技和信息局陆健副局长的大力支持。陆局长在会议上讲到深圳非常关注标准的设立,鼓励…     

高速PCB中的过孔设计研究

传输线的不连续问题已成为当今高速数字设计研究的重点,尤其是高速多层板中的过孔结构。随着频率的增长和信号上升沿的变陡,过孔带来的阻抗不连续会引起信号的反射,严重影响系统的性能和信号完整性。文章运用全波电磁仿真软件HFSS,对多种过孔结构进行了全面的研究。通过建立三维物理模型,分析了过孔直径、过孔长度和多余的过孔短柱几种关键设计参数对高速电路的信号完整性的影响。     

一种高速总线的采集与回放系统的设计

针对导航信号监测问题,采用高速采集与回放系统实时采集信号,为导航信号的监测与分析提供准确的数据来源。提出了一种基于VPX架构的高速导航信号采集回放系统,详细介绍了采集回放系统硬件组成与软件实现过程,搭建测试环境进行测试,验证了系统功能性、完备性和可靠性。经测试验证基于高速总线的采集回放系统适用性好,为导航信号监测和分析提供了可靠的测试方法和手段。     

全面的实时测试和调试解决方案让您从容应对设计挑战

高速数字系统的设计挑战随着嵌入式技术的发展,数字系统设计要求的速度越来越快,特别是在信号调试方面需要的速度更高。高速串行系统调试使工程师需要面临最重要的环节就是信号完整性测试。信号完整性是数字信号和模拟信号在传输的过程中没有任何的损耗,即传统意义上的一致性测试。对任何电路来说,即使只有一个放大器,也会涉及到信号完整性问题,特别是在高速情况下,外界因素的影响、逻     

数字信号完整性测量的示波器选择

在高速数字系统研发工程中,信号完整性测量至关重要。在总结产生高速数字信号歧变原因的基础上,从示波器类型选择、技术指标选择等方面,系统分析了采用示波器测试信号完整性应该把握的若干关键要素,对测量高速数字信号完整性有一定帮助。     

印制电路板设计与工艺对信号完整性的影响

信号完整性问题是高速数字系统的研究重点,其主要形式有反射、串扰与电磁干扰等。影响信号完整性的物理互连层包括集成电路、芯片封装、印制电路板和系统级连接四个部分,芯片和印制电路板是当前信号完整性研究的主要对象。本文主要阐述了印制电路板设计和工艺对信号完整性的影响。