共查询到20条相似文献,搜索用时 15 毫秒
1.
异步零协议算术逻辑单元的设计 总被引:1,自引:1,他引:0
异步电路在低功耗、低噪声、抗干扰、无时钟偏移、高鲁棒性和模块化设计等方面有较高的性能.设计了一个异步4位8操作码的算术逻辑单元,使用了双轨延时不敏感零协议逻辑结构,同时比较了使用流水线结构和非流水线结构以及相关的面积和速度优势.结果显示平均速度最快的结构比非流水线结构快了1.73倍,而面积需要增加了133%. 相似文献
2.
Two versions of a reconfigurable logic element are developed for use in constructing afield-programmable gate array NULL convention logic (NCL) field-programmable gate array (FPGA): one with extra embedded registration capability, which requires additional area, and one without. Both versions can be configured as any of the 27 fundamental NCL gates, including resettable and inverting variations, and both can utilize embedded registration for gates with three or fewer inputs; however, only the version with the additional embedded registration capability can utilize embedded registration with four-input gates. These two approaches are compared with each other and with an existing approach, showing that both versions developed herein yield a more area efficient NCL circuit implementation, compared to the previous work. The two FPGA logic elements are simulated at the transistor level using the 1.8-V, 180-nm TSMC CMOS process. 相似文献
3.
Gate-level pipelining (GLP) techniques are developed to design throughput-optimal delay-insensitive digital systems using NULL convention logic (NCL). Pipelined NCL systems consists of combinational, registration, and completion circuits implemented using threshold gates equipped with hysteresis behavior. NCL combinational circuits provide the desired processing behavior between asynchronous registers that regulate wavefront propagation. NCL completion logic detects completed DATA or NULL output sets from each register stage. GLP techniques cascade registration and completion elements to systematically partition a combinational circuit and allow controlled overlapping of input wavefronts. Both full-word and bit-wise completion strategies are applied progressively to select the optimal size grouping of operand and output data bits. To illustrate the methodology, GLP is applied to a case study of a 4-bit×4-bit unsigned multiplier, yielding a speedup of 2.25 over the non-pipelined version, while maintaining delay insensitivity. 相似文献
4.
可测性设计已应用在大规模集成电路设计中。本文介绍了可测性设计原理和实现技术。同时介绍了一款无线局域网(WLAN)芯片,根据该芯片的结构特点,介绍了本款芯片应用的可测性技术以及实现过程,对使用的EDA工具及设计方法进行了深入描述。最后对可测性设计实现的效果进行了说明,并给出部分测试结果。 相似文献
5.
为了有效地提升异步零协议逻辑(NCL)流水线的吞吐量,该文提出一种多阈值并行完备流水线。采用独特的半静态零协议阈值门建立异步组合逻辑,使数据串行传输的同时每级流水线数据处理和完备检测并行进行,以串并结合的工作方式提升吞吐量。同时新阈值门的使用降低了流水线空周期时的静态功耗。基于SMIC 0.18μm标准CMOS工艺对所提出的流水线进行了分析测试。与现有流水线比较显示,当组合逻辑为四位串行进位全加器时,新的流水线吞吐量提升62.8%,静态功耗减少40.5%,可用于高速低功耗的异步电路设计。 相似文献
6.
7.
一种遵循IEEE 1149.1标准的可测试性设计结构 总被引:7,自引:0,他引:7
IEEE ll49.1(也称JTAG)是支持芯片边界扫描的国际标准,提供了统一的测试访问端口。如今,它已成为芯片必不可少的一种“开销”。本文通过定制JTAG逻辑,以求用最少的开销,最简单灵活的方式来管理各种DFT逻辑。 相似文献
8.
9.
10.
11.
12.
13.
14.
介绍了一种基于VXI-GPIB混合总线的针对综合化通信、导航、识别(CNI)系统的测试系统的设计方案,给出了该系统的硬件结构和软件结构。测试软件以LabWindows/CVI为开发平台,数据库采用ODBC技术和SQL语言。 相似文献
15.
16.
对现代PCB制造企业来说,如何将各种信息在制前设计和制造过程中有效交互,减少"信息孤岛",已经成为提高效率的关键所在。PDM的应用可以很好的解决这个关键问题。 相似文献
17.
针对电子设备的测试需求、系统开放性和可扩展的要求,开发了一种基于PXI总线的自动测试系统。详细说明了此系统的硬件构成和软件设计方法。该系统以PXI内嵌主控计算机为核心,以LabVIEW软件为开发环境,并综合运用标准接口和总线技术来实现系统的综合设计。系统具有良好的人机交互界面,在使用过程中运行稳定可靠、测试效率高、使用维护方便。 相似文献
18.
针对CMOS集成电路的故障检测,提出了一种简单的IDDQ静态电流测试方法,并对测试电路进行了设计。所设计的IDDQ电流测试电路对CMOS被测电路进行检测,通过观察测试电路输出的高低电平可知被测电路是否存在物理缺陷。测试电路的核心是电流差分放大电路,其输出一个与被测电路IDDQ电流成正比的输出。测试电路串联在被测电路与地之间,以检测异常的IDDQ电流。测试电路仅用了7个管子和1个反相器,占用面积小,用PSpice进行了晶体管级模拟,实验结果表明了测试电路的有效性。 相似文献
19.
系统地介绍了某型机载雷达自动测试系统的设计,包括硬件平台和软件平台的组成、TPS设计等。讨论了信号连接方式、微波信号测试、测试方法选择和测试安全性等与现代机载雷达自动测试有关的问题。 相似文献
20.
内建自测试(BIST)方法是目前可测试性设计(DFT)中应用前景最好的一种方法,其中测试生成是关系BIST性能好坏的一个重要方面。测试生成的目的在于生成尽可能少的测试向量并用以获得足够高的故障覆盖率,同时使得用于测试的硬件电路面积开销尽可能低、测试时间尽可能短。内建自测试的测试生成方法有多种,文中即对这些方法进行了简单介绍和对比研究,分析了各自的优缺点,并在此基础上探讨了BIST面临的主要问题及发展方向。 相似文献